完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:248個 瀏覽:51664次 帖子:250個
CorePWM的原理及采用FPGA技術(shù)實現(xiàn)PWM IP核的設(shè)計
脈沖寬度調(diào)制(PWM) 是英文“Pluse Width Modulation”的縮寫,簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種...
數(shù)字芯片設(shè)計驗證經(jīng)驗分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的
本篇文章是SmartDV數(shù)字芯片設(shè)計經(jīng)驗分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保在FPGA上實現(xiàn)所需的性能和時鐘兩個方面的考量因素。
賽靈思--縮短開發(fā)時間,支持高速模數(shù)/數(shù)模串行接口
賽靈思公司無線通信副總裁Sunil Kar指出:“我們很高興我們的產(chǎn)品能成為NEC iPASOLINK毫米波通信系統(tǒng)的一部分,并助力構(gòu)建出高可靠性網(wǎng)絡(luò)系統(tǒng)。
2019-07-24 標(biāo)簽:數(shù)據(jù)傳輸IP核移動無線網(wǎng)絡(luò) 2.6k 0
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計 引言 數(shù)碼管可顯示簡單的字符和數(shù)字,由于其價格低廉、性能穩(wěn)定、顯示清晰、亮度高、使用電
鋯石FPGA A4_Nano開發(fā)板視頻:VGA外設(shè)的IP核的應(yīng)用
調(diào)用IP核能避免重復(fù)勞動,大大減輕工程師的負(fù)擔(dān),因此使用IP核是一個發(fā)展趨勢,IP核的重用大大縮短了產(chǎn)品上市時間。
本文介紹了LCD的通用驅(qū)動電路IP核設(shè)計,采用自頂向下的設(shè)計方法將其劃分為幾個主要模塊,分別介紹各個模塊的功能,用VHDL語言對其進(jìn)行描述,用FPGA實...
鋯石FPGA A4_Nano開發(fā)板視頻:VGA外設(shè)的IP核定制
IP核有三種不同的存在形式:HDL語言形式,網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核:軟核、固核和硬核。這種分類主要依據(jù)產(chǎn)品交付的方式,而這三...
Xilinx的FIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的licens...
USB2.0設(shè)備接口IP核的設(shè)計實用性分析
USB2.0規(guī)范的推出極大地刺激了包括各類計算機外設(shè)在內(nèi)的多種電子消費產(chǎn)品的開發(fā)設(shè)計, USB已成為微機和眾多電子設(shè)備的重要標(biāo)準(zhǔn)接口。目前國外一些大公司...
鋯石FPGA A4_Nano開發(fā)板視頻:ROM IP核的使用講解
ROM 是 read only memory的簡稱,表示只讀存儲器。只讀存儲器(ROM)是一種在正常工作時其存儲的數(shù)據(jù)固定不變,其中的數(shù)據(jù)只能讀出,不能...
基于賽靈思Virtex 6的PCI Express高速采集卡設(shè)計
本文在研究PCIExpress協(xié)議標(biāo)準(zhǔn)及其接口技術(shù)的基礎(chǔ)上,設(shè)計了基于Virtex-6FPGA芯片的PCIExpress高速數(shù)據(jù)采集卡,實現(xiàn)了外部系統(tǒng)與...
鋯石FPGA A4_Nano開發(fā)板視頻:FIFO IP核的使用講解
FIFO是隊列機制中最簡單的,每個接口上都存在FIFO隊列,表面上看FIFO隊列并沒有提供什么QoS(Quality of Service,服務(wù)質(zhì)量)保...
隨著電路規(guī)模不斷擴大,以及競爭帶來的上市時間的壓力,越來越多的電路設(shè)計者開始利用設(shè)計良好的、經(jīng)反復(fù)驗證的電路功能模塊來加快設(shè)計進(jìn)程。這些電路功能模塊被稱...
摘要: SoC是超大規(guī)模集成電路的發(fā)展趨勢和新世紀(jì)集成電路的主流[1]。其復(fù)雜性以及快速完成設(shè)計、降低成本等要求,決定了系統(tǒng)級芯片的設(shè)計必須采用IP(I...
TAKUMI公司:圖象IP核參考設(shè)計可用于S2C原型驗證平臺
電子發(fā)燒友網(wǎng)訊: 本文主要講述了TAKUMI公司的圖象IP核參考設(shè)計可用于S2C原型驗證平臺。S2C宣布,一家總部位于日本的高級圖形知識產(chǎn)權(quán)(IP)供應(yīng)...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核UART的理論原理講解
UART將要傳輸?shù)馁Y料在串行通信與并行通信之間加以轉(zhuǎn)換。作為把并行輸入信號轉(zhuǎn)成串行輸出信號的芯片,UART通常被集成于其他通訊接口的連結(jié)上。
鋯石FPGA A4_Nano開發(fā)板視:PS/2外設(shè)IP核的應(yīng)用
IP核有三種不同的存在形式:HDL語言形式,網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核:軟核、固核和硬核。這種分類主要依據(jù)產(chǎn)品交付的方式,而這三...
鋯石FPGA A4_Nano開發(fā)板視頻:AD IP核的定制
利用IP核設(shè)計電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán),盡管IP核的市場活動還不規(guī)范,但是仍有許多集成...
鋯石FPGA A4_Nano開發(fā)板視頻:定制最基本LED的IP核
IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語言描述的功能塊,但是并不涉及用什么具體電路元件實現(xiàn)這些功能。固IP是完...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |