完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 時序
這里所說的時序其實就是指時序圖，又名序列圖、循序圖、順序圖，是一種UML交互圖。它通過描述對象之間發(fā)送消息的時間順序顯示多個對象之間的動態(tài)協(xié)作。
文章：221個 瀏覽：38573次 帖子：234個
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整...
在FPGA邏輯電路設(shè)計中，F(xiàn)PGA設(shè)計能達到的最高性能往往由以下因素決定。
2023-09-26 標(biāo)簽：fpga邏輯電路FPGA設(shè)計 2.9k 0
FPGA的工作頻率由FPGA芯片以及設(shè)計決定，可以通過修改設(shè)計或者更換更快的芯片來達到某些苛刻的要求（當(dāng)然，工作頻率也不是無限制的可以提高，而是受當(dāng)前的...
FPGA中的fast corner和slow corner介紹
在FPGA的時序分析頁面，我們經(jīng)常會看到`Max at Slow Process Corner`和`Min at Fast Process Corner...
fpga時序分析案例 調(diào)試FPGA經(jīng)驗總結(jié)
今天跟大家分享的內(nèi)容很重要，也是調(diào)試FPGA經(jīng)驗的總結(jié)。隨著FPGA對時序和性能的要求越來越高，高頻率、大位寬的設(shè)計越來越多。在調(diào)試這些FPGA樣機時，...
對于系統(tǒng)設(shè)計工程師來說，時序問題在設(shè)計中是至關(guān)重要的，尤其是隨著時鐘頻率的提高，留給數(shù)據(jù)傳輸?shù)挠行ёx寫窗口越來越小，要想在很短的時間限制里，讓數(shù)據(jù)信號從...
芯片設(shè)計的邏輯仿真和數(shù)字驗證是芯片設(shè)計流程中非常重要的一環(huán)，它主要用于驗證芯片的功能和時序等方面的正確性。下面是邏輯仿真和數(shù)字驗證的一般流程： 設(shè)計規(guī)格...
FPGA開發(fā)過程中，vivado和quartus等開發(fā)軟件都會提供時序報告，以方便開發(fā)者判斷自己的工程時序是否滿足時序要求。
靜態(tài)時序或稱靜態(tài)時序驗證，是電子工程中，對數(shù)字電路的時序進行計算、預(yù)計的工作流程，該流程不需要通過輸入激勵的方式進行仿真。
數(shù)字芯片設(shè)計驗證經(jīng)驗分享（第三部分）：將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的
本篇文章是SmartDV數(shù)字芯片設(shè)計經(jīng)驗分享系列文章的第三篇，將繼續(xù)分享第五、第六主題，包括確保在FPGA上實現(xiàn)所需的性能和時鐘兩個方面的考量因素。
靜態(tài)時序分析中的“靜態(tài)”一詞，暗示了這種時序分析是一種與輸入激勵無關(guān)的方式進行的，并且其目的是通過遍歷所有傳輸路徑，尋找所有輸入組合下電路的最壞延遲情況...
在上例中，介紹了配置OV5640所需的SCCB時序，以及具體的實現(xiàn)。本例將介紹與初始化相關(guān)的重要寄存器，以及上電時序。
2022-07-25 標(biāo)簽：數(shù)據(jù)時序代碼 2.6k 0
采用FPGA設(shè)計科學(xué)級CCD相機時序發(fā)生器
科學(xué)級CCD相機一般由高速CCD感光芯片、視頻信號處理器、時序控制器、時序發(fā)生器、時序驅(qū)動器、外部光學(xué)成像系統(tǒng)等部分組成，本文分析了IL-E2型TDI-...
2017-11-24 標(biāo)簽：fpgaccdFPGA設(shè)計 2.6k 0
邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域?qū)崿F(xiàn)，優(yōu)化時序性能，提升設(shè)計可靠性。 增量編譯功能，可以使設(shè)計更快速時序收斂，加快編譯速度。
差分時鐘是將數(shù)據(jù)從源傳送到目的地有兩種常用的電氣方法。一種方法使用“單端”發(fā)信號概念，它在發(fā)射機和接收機之間使用兩個導(dǎo)體。
2019-12-20 標(biāo)簽：數(shù)據(jù)時鐘時序 2.6k 0
計算機每訪問一次存儲器的時間我們把它稱為一個機器周期，它是一個時間基準，就象我們?nèi)粘Ｉ钪惺褂玫拿胍粯?，計算機中一個機器周期包括12個振蕩周期。
FPGA中的時序問題是一個比較重要的問題，時序違例，尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時間和保持時間是FPGA時序約...
編者注：在電路設(shè)計中時序是非常重要的，時序也是信號完整性研究的主要內(nèi)容之一。較大的延時差/偏移（Skew）會直接導(dǎo)致電路時序不滿足要求，從而導(dǎo)致產(chǎn)品設(shè)計...
詳解配置控制器局域網(wǎng)絡(luò)(CAN)位時序?qū)崿F(xiàn)系統(tǒng)性能優(yōu)化
隔離有利于提高魯棒性，但同時也會增加發(fā)射和接收兩個方向的傳播延遲。必須使該延遲增加一倍，以支持兩個節(jié)點參與仲裁。如果系統(tǒng)允許的傳播延遲是固定的，在增加隔...
2024-11-15 標(biāo)簽：CAN時序局域網(wǎng)絡(luò) 2.5k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
