動(dòng)態(tài)
-
發(fā)布了文章 2024-10-30 08:05
思爾芯亮相芯和半導(dǎo)體大會(huì)，以數(shù)字前端EDA解決方案應(yīng)對(duì)設(shè)計(jì)新挑戰(zhàn)
XTUG20242024年10月25日，芯和半導(dǎo)體用戶大會(huì)在上海圓滿落下帷幕，其“集成系統(tǒng)創(chuàng)新，連接智能未來”的主題展現(xiàn)了深遠(yuǎn)的洞察力和前瞻性，聚焦于系統(tǒng)設(shè)計(jì)分析的前沿領(lǐng)域，并深入探討了AIChiplet系統(tǒng)與高速高頻系統(tǒng)的前沿技術(shù)、成功案例及生態(tài)合作策略。作為國內(nèi)首家數(shù)字EDA供應(yīng)商，思爾芯此次作為芯和重要生態(tài)伙伴受邀出席，并在展會(huì)中全面展示了其數(shù)字前端E -
發(fā)布了文章 2024-10-26 08:03
解決驗(yàn)證“最后一公里”的挑戰(zhàn)：芯神覺Claryti如何助力提升調(diào)試效率
在高度集成化的芯片設(shè)計(jì)領(lǐng)域，驗(yàn)證是確保設(shè)計(jì)可靠性和正確性的關(guān)鍵環(huán)節(jié)。然而，電路的實(shí)現(xiàn)過程中難免會(huì)出現(xiàn)各種缺陷和不符合預(yù)期的行為，這時(shí)調(diào)試就顯得尤為重要。調(diào)試不僅是發(fā)現(xiàn)問題后的排查和修復(fù)步驟，更是驗(yàn)證過程中必不可少的一環(huán)，它幫助工程師找到問題的根源并進(jìn)行優(yōu)化。隨著設(shè)計(jì)復(fù)雜性的提升，調(diào)試作為驗(yàn)證的“最后一公里”正面臨越來越多的挑戰(zhàn)。如何有效提升調(diào)試效率，已成為行808瀏覽量 -
發(fā)布了文章 2024-10-09 08:04
解鎖SoC “調(diào)試”挑戰(zhàn)，開啟高效原型驗(yàn)證之路
引言由于芯片設(shè)計(jì)復(fù)雜度的提升、集成規(guī)模的擴(kuò)大，以及產(chǎn)品上市時(shí)間要求的縮短，使得設(shè)計(jì)驗(yàn)證變得更加困難。特別是在多FPGA環(huán)境中，設(shè)計(jì)調(diào)試和驗(yàn)證的復(fù)雜性進(jìn)一步增加，傳統(tǒng)的調(diào)試手段難以滿足對(duì)高性能、高效率的需求。因此，高效的調(diào)試（Debugging）手段在原型驗(yàn)證中顯得尤為重要。今天，我們將探討設(shè)計(jì)調(diào)試的常見方法，涵蓋從簡單到復(fù)雜的多種調(diào)試。1.原型驗(yàn)證為什么重要 -
發(fā)布了文章 2024-09-30 08:04
快速部署原型驗(yàn)證：從子卡到調(diào)試的全方位優(yōu)化
引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過程，通過在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型，使得開發(fā)人員可以在硬件完成之前提前開始軟件開發(fā)和系統(tǒng)驗(yàn)證。然而，如何快速確保在原型驗(yàn)證平臺(tái)上開發(fā)的軟件能夠順利移植到最終芯片上，并完成"bring-up"（即系統(tǒng)啟動(dòng)并正常運(yùn)行），成為了開發(fā)團(tuán)隊(duì)面臨的一個(gè)重要挑戰(zhàn)。為了實(shí)現(xiàn)這一目標(biāo)，雖然原型驗(yàn)證具備高性能，能夠快速模擬真 -
發(fā)布了文章 2024-09-26 08:07
逐浪IDAS 2024：思爾芯展示RISC-V圖形化顯示與聯(lián)合仿真創(chuàng)新
IDAS20242024年9月23日至24日，備受矚目的第二屆設(shè)計(jì)自動(dòng)化產(chǎn)業(yè)峰會(huì)（IDAS2024）在上海張江順利舉行。本次峰會(huì)以“逐浪”為主題，與產(chǎn)業(yè)上下游頭部企業(yè)、高校、科研院所等共探EDA及集成電路領(lǐng)域的無限可能。作為國內(nèi)首家數(shù)字EDA企業(yè)，思爾芯受邀亮相此次峰會(huì)。展會(huì)現(xiàn)場(chǎng)，思爾芯更是以完善的數(shù)字前端EDA解決方案亮相，通過生動(dòng)的現(xiàn)場(chǎng)Demo體驗(yàn)，向與 -
發(fā)布了文章 2024-09-10 08:04
思爾芯攜手騰訊云，以EDA云服務(wù)賦能芯片設(shè)計(jì)，共促數(shù)字經(jīng)濟(jì)
2024年9月5日至6日，騰訊全球數(shù)字生態(tài)大會(huì)在深圳國際會(huì)展中心盛大召開，大會(huì)以“智啟新機(jī)云驅(qū)增長”為核心議題，大會(huì)以“智啟新機(jī)，云驅(qū)增長”為主題，深入探討了數(shù)字化轉(zhuǎn)型下的產(chǎn)業(yè)新機(jī)遇，作為國內(nèi)首家數(shù)字EDA（電子設(shè)計(jì)自動(dòng)化）企業(yè)，思爾芯（S2C）受邀亮相大會(huì)現(xiàn)場(chǎng)，通過展示其完善的數(shù)字前端EDA解決方案及與騰訊云聯(lián)合推出的EDA上云方案，為芯片設(shè)計(jì)行業(yè)注入強(qiáng)勁1k瀏覽量 -
發(fā)布了文章 2024-09-05 08:05
-
發(fā)布了文章 2024-08-30 12:45
形式驗(yàn)證如何加速超大規(guī)模芯片設(shè)計(jì)？
引言隨著集成電路規(guī)模的不斷擴(kuò)大，從設(shè)計(jì)到流片（Tape-out）的全流程中，驗(yàn)證環(huán)節(jié)的核心地位日益凸顯。有效的驗(yàn)證不僅是設(shè)計(jì)完美的基石，更是確保電路在實(shí)際應(yīng)用中穩(wěn)定運(yùn)行的保障。尤為關(guān)鍵的是，邏輯或功能錯(cuò)誤是導(dǎo)致流片失敗的首要原因，占比高達(dá)50%。功能驗(yàn)證正是解決這一難題的利器，它助力工程師精準(zhǔn)識(shí)別邏輯設(shè)計(jì)漏洞、性能不達(dá)標(biāo)問題以及設(shè)計(jì)代碼中的功能缺陷，從而最大1.1k瀏覽量 -
發(fā)布了文章 2024-08-30 12:44
思爾芯亮相RISC-V中國峰會(huì)，展示架構(gòu)建模與混合仿真驗(yàn)證方法
NEWS2024RISC-V中國峰會(huì)2024年8月21-23日，思爾芯亮相第四屆RISC-V中國峰會(huì)，與全球RISC-V生態(tài)伙伴共同探討了AI時(shí)代RISC-V架構(gòu)的未來發(fā)展。峰會(huì)期間，由于近期思爾芯在架構(gòu)設(shè)計(jì)軟件的研發(fā)上取得了進(jìn)展，該項(xiàng)目的成員——產(chǎn)品經(jīng)理梁琪與研發(fā)工程師被邀請(qǐng)至演講臺(tái)，他們?yōu)榕c會(huì)者帶來了題為《基于RISC-V的架構(gòu)建模及混合仿真驗(yàn)證方法》的 -
發(fā)布了文章 2024-08-03 08:24
思爾芯賽題正式發(fā)布，邀你共戰(zhàn)EDA精英挑戰(zhàn)賽！
賽題發(fā)布COMPETITIONRELEASE2024中國研究生創(chuàng)芯大賽·EDA精英挑戰(zhàn)賽（原“集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽”）現(xiàn)已正式拉開帷幕。作為核心出題企業(yè)之一思爾芯（S2C），已經(jīng)為你們準(zhǔn)備了全新的挑戰(zhàn)。今年的賽題，我們更加聚焦于數(shù)字集成電路設(shè)計(jì)的核心領(lǐng)域，直擊當(dāng)前超大規(guī)模設(shè)計(jì)下硬件仿真的技術(shù)難點(diǎn)：設(shè)計(jì)并優(yōu)化一種高效的超圖分割算法。該技術(shù)可以加速設(shè)計(jì)驗(yàn)
