NVMe IP高速傳輸卻不依賴XDMA設計之六：性能監(jiān)測單元設計
性能監(jiān)測單元負責監(jiān)測 NVMe over PCIe 邏輯加速引擎的運行狀態(tài)和統(tǒng)計信息， 包括復位后運行時間信息、 NVMe 指令數(shù)量統(tǒng)計信息、 數(shù)據(jù)操作數(shù)量統(tǒng)計信息、 IOPS 性能統(tǒng)計信息、 指令延遲統(tǒng)計信息等。 這些信息存儲在性能監(jiān)測單元中的性能監(jiān)測寄存器組中，性能監(jiān)測寄存器組定義如表1 所示。
表1 性能監(jiān)測寄存器組定義
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1652文章
22225瀏覽量
628268 -
PCIe
+關注
關注
16文章
1407瀏覽量
87260 -
高速存儲
+關注
關注
0文章
15瀏覽量
6061 -
nvme
+關注
關注
0文章
284瀏覽量
23636
發(fā)布評論請先 登錄
相關推薦
熱點推薦
NVMe高速傳輸之擺脫XDMA設計23：UVM驗證平臺
驗證的硬核 IP，因此在驗證過程中可以只使用其接口進行模擬，這將極大減小驗證平臺復雜度和構建難度，同時對驗證的完備性影響較小.驗證平臺由 UVM 驗證包、DUT、AXI BRAM IP 和 NVMe
發(fā)表于 08-26 09:49
NVMe IP高速傳輸卻不依賴XDMA設計之九：隊列管理模塊（上）
這是采用PCIe設計NVMe，并非調用XDMA方式，后者在PCIe4.0時不大方便，故團隊直接采用PCIe設計，結合UVM驗證加快設計速度。 隊列管理模塊采用隊列的存儲與控制分離的設計結構。
NVMe高速傳輸之擺脫XDMA設計18：UVM驗證平臺
驗證的硬核 IP，因此在驗證過程中可以只使用其接口進行模擬，這將極大減小驗證平臺復雜度和構建難度，同時對驗證的完備性影響較小.驗證平臺由 UVM 驗證包、DUT、AXI BRAM IP 和 NVMe
發(fā)表于 07-31 16:39
NVMe IP高速傳輸卻不依賴XDMA設計之八：系統(tǒng)初始化
采用XDMA是許多人常用xilinx庫實現(xiàn)NVMe或其他傳輸的方法。但是，XDMA介紹較少，在高速存儲設計時，尤其是PCIe4.0模式下，較
NVMe高速傳輸之擺脫XDMA設計之六:性能監(jiān)測單元設計
性能監(jiān)測單元負責監(jiān)測 NVMe over PCIe 邏輯加速引擎的運行狀態(tài)和統(tǒng)計信息， 包括復位后
運行時間信息、
發(fā)表于 07-02 19:51
NVMe IP高速傳輸卻不依賴XDMA設計之五：DMA 控制單元設計
DMA 控制單元負責控制 DMA 傳輸事務， 該單元承擔了 DMA 事務到 NVMe 事務的轉換任務， 使用戶對數(shù)據(jù)傳輸事務的控制更加簡單快
NVMe IP高速傳輸卻不依賴XDMA設計之五：DMA 控制單元設計
DMA 控制單元負責控制 DMA 傳輸事務， 該單元承擔了 DMA 事務到 NVMe 事務的轉換任務， 使用戶對數(shù)據(jù)傳輸事務的控制更加簡單快
發(fā)表于 07-02 19:45
NVMe IP高速傳輸擺脫XDMA設計之四：系統(tǒng)控制模塊設計
加速引擎的工作狀態(tài)也通過此模塊反饋給用戶。 系統(tǒng)控制模塊包含了初始化控制單元、 隊列控制單元、 DMA 控制單元和性能監(jiān)測
發(fā)表于 06-29 18:07
NVMe IP高速傳輸卻不依賴XDMA設計之四：系統(tǒng)控制模塊
系統(tǒng)控制模塊負責實現(xiàn) NVMe over PCI 邏輯加速引擎的控制功能， 其結構如圖 1 所示。 用戶通過系統(tǒng)控制模塊實現(xiàn)對初始化功能、 隊列管理功能、 DMA 功能等主要功能的控制， 同時邏輯加速引擎的工作狀態(tài)也通過此模塊反饋給用戶。
NVMe IP高速傳輸卻不依賴XDMA設計之三：系統(tǒng)架構
所設計的新系統(tǒng)架構中，Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤， 并提供 AXI4-Lite 接口用于系統(tǒng)控制， 以及 AXI4 接口用于數(shù)據(jù)傳
NVMe IP高速傳輸卻不依賴便利的XDMA設計之三：系統(tǒng)架構
請求數(shù)據(jù)傳輸， 數(shù)據(jù)傳輸通過 AXI4總線接口對接用戶邏輯， 使用突發(fā)傳輸提高數(shù)據(jù)傳輸性能。
圖1 Nv
發(fā)表于 06-29 17:42
NVMe IP高速傳輸卻不依賴XDMA設計之二：PCIe讀寫邏輯
應答模塊的具體任務是接收來自PCIe鏈路上的設備的TLP請求，并響應請求。由于基于PCIe協(xié)議的NVMe數(shù)據(jù)傳輸只使用PCIe協(xié)議的存儲器讀請求TLP和存儲器寫請求TLP，應答模塊分別針對兩種TLP設置處理引擎來提高并行性和處理速度。
NVMe IP over PCIe 4.0：擺脫XDMA，實現(xiàn)超高速！
基于NVMe加速引擎，它直接放棄XDMA，改為深度結合PCIe，通過高速傳輸機制開發(fā)。同時利用UVM驗證平臺驗證，有效提升工作效率。
工商網(wǎng)監(jiān)
評論