完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1678個 瀏覽:129489次 帖子:5357個
賽靈思業(yè)界20nm技術(shù)首次投片標(biāo)志著UltraScale架構(gòu)時代來臨
在28nm技術(shù)突破的基礎(chǔ)上,賽靈思又宣布推出基于20nm節(jié)點的兩款業(yè)界首創(chuàng)產(chǎn)品。賽靈思是首家推出20nm商用芯片產(chǎn)品的公司。此外,該新型器件也是賽靈思將...
2018-01-12 標(biāo)簽:xilinx 1k 0
Xilinx設(shè)計工具怎么設(shè)置環(huán)境變量
如果您不確定如何設(shè)置環(huán)境變量,嘗試"1" 或 "TRUE"。
“軟”定義規(guī)范環(huán)境(SDNet)擴展至數(shù)據(jù)層實現(xiàn)高速SDN
一個月前Xilinx 新興技術(shù)研究會上,斯坦福大學(xué)計算機科學(xué)系教授Nick McKeown教授說“未來的SDN芯片看起來將類似FPGA或某種可以在FPG...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載10:Spartan
Spartan-6的時鐘布線網(wǎng)絡(luò)包括由BUFGMUX驅(qū)動的全局時鐘網(wǎng)絡(luò)和由I/O時鐘緩沖器(BUFIO2)、PLL時鐘緩沖器(BUFPLL)驅(qū)動的I/O...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載17:Spartan
Spartan-6 FPGA系列為消費、汽車、無線和其他價格敏感或大批量市場,提供了低風(fēng)險和低成本的串行連接解決方案。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載49:Spartan
通常情況下,如果對性能要求不是太高,最好是讓PicoBlaze在低頻下工作,因為它所處理的外設(shè)一般為低速設(shè)備,例如,串行通信,按鍵等。另外,低頻工作也會...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載45:Spartan
本節(jié)將簡單介紹在PlanAhead工具中如何應(yīng)用ChipScope核和分析工具進行邏輯調(diào)試與驗證。先通過一個向?qū)hipScope核插入設(shè)計中,選擇待...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載40:Spartan
最大化【Package Pins】,如圖10-45 所示, 和按鈕配合,完成對器件引腳的排序,如圖中我們將所有VREF 引腳排在一起,選中所有VREF ...
Xilinx推出Smarter無線電解決方案 可滿足新一代LTE與多載波GSM平臺性能需求
All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出多款Smarte...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載37:Spartan
這里介紹如何用PlanAhead進行RTL代碼開發(fā)與分析。需要說明一點,本章所用的所有實例都可以在PlanAhead的安裝目錄E:\Xilinx\11....
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載13:Spartan
Spartan-6中的BRAM存儲18Kbit數(shù)據(jù),能配置成兩個獨立的9Kbit BRAM或者一個18Kbit BRAM。每個RAM可以通過兩個端口尋址...
在 FPGA 設(shè)計進程中,時序收斂無疑是一項艱巨的任務(wù)。低估這項任務(wù)的復(fù)雜性常常導(dǎo)致工作規(guī)劃面臨無休止的壓力。賽靈思提供了諸多工具,用于幫助縮短時序收斂...
“深化大數(shù)據(jù)、人工智能等研發(fā)應(yīng)用,培育新一代信息技術(shù)、高端裝備、生物醫(yī)藥、新能源汽車、新材料等新興產(chǎn)業(yè)集群,壯大數(shù)字經(jīng)濟?!?,“打造工業(yè)互聯(lián)網(wǎng)平臺,拓展...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載4:2.1 Spartan
Spartan-6每個CLB模塊里包含兩個SLICE。CLB通過交換矩陣和外部通用邏輯陣列相連,如圖2-1和圖2-2所示。底部的SLICE標(biāo)號為SLIC...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載29:Spartan
ChipScope Pro 提供了多種不同功能的調(diào)試內(nèi)核,通常分成三類:邏輯調(diào)試內(nèi)核、誤比特率測試核和集成總線分析核。用戶根據(jù)系統(tǒng)的調(diào)試要求,應(yīng)用不同的...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載32:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項目或者創(chuàng)建一個新的IP核工程。
自動刪除SDK/Vitis下驅(qū)動程序的舊版本的Linux腳本
Xilinx的開發(fā)工具SDK/Vitis都可以自動根據(jù)Vivado設(shè)計,創(chuàng)建軟件工程,自動配置各個外部設(shè)備的驅(qū)動程序。為了兼容舊版本工程,SDK/Vit...
一種采用像素積分單元陣列結(jié)構(gòu)的FPGA實現(xiàn)與性能分析
Adaboost 算法是Freund 和Schapire 于1995 年提出的,全稱為Adaptive Boosting。它是 Boosting 算法的...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載28:Spartan
FPGA和PCB設(shè)計人員保留一定數(shù)量FPGA引腳作為測試引腳,F(xiàn)PGA設(shè)計者在編寫FPGA代碼時,將需要觀察的FPGA內(nèi)部信號定義為模塊的輸出,在綜合實...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |