完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129481次 帖子:5357個(gè)
本設(shè)計(jì)采用DDS(數(shù)字頻率合成技術(shù))產(chǎn)生掃頻信號,以Xilinx FPGA為控制核心,通過A/D和D/A等接口電路,實(shí)現(xiàn)掃頻信號頻率的步進(jìn)調(diào)整、幅度與相...
基于FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)和設(shè)計(jì)
隨著信息技術(shù)的發(fā)展,特別是各種數(shù)字處理器處理速度的提高,人們對數(shù)據(jù)采集系統(tǒng)的要求越來越高,特別是在一些需要在極短時(shí)間內(nèi)完成大量數(shù)據(jù)采集的場合,對數(shù)據(jù)采集...
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評估套件詳細(xì)內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無線電平臺,在一款芯片內(nèi)集成射頻直采數(shù)據(jù)轉(zhuǎn)換器、單芯片軟決策前向糾錯(cuò)核(SD-FEC...
xilinx ZYNQ7000系列基本開發(fā)流程之PS端
ZYNQ 芯片分為 PL 和 PS, PS 端的 IO 分配相對是固定的,不能任意分配,雖然 PS 端的 ARM 是硬核,但是在 ZYNQ 當(dāng)中也要將 ...
如何解決FPGA引腳與LVDS信號相連時(shí)兼容性的問題
很多工程師在使用Xilinx開發(fā)板時(shí)都注意到了一個(gè)問題,就是開發(fā)板中將LVDS的時(shí)鐘輸入(1.8V電平)連接到了VCCO=2.5V或者3.3V的Bank...
6個(gè)步驟 讓你成為FPGA設(shè)計(jì)高手
VHDL和verilog各有優(yōu)點(diǎn),選擇一個(gè),建議選擇verilog。熟練使用設(shè)計(jì)軟件,知道怎樣編譯、仿真、下載等過程。起步階段不希望報(bào)一些培訓(xùn)班,除非你...
FPGA實(shí)現(xiàn)基于Vivado的BRAM IP核的使用
? Xilinx公司的FPGA中有著很多的有用且對整個(gè)工程很有益處的IP核,比如數(shù)學(xué)類的IP核,數(shù)字信號處理使用的IP核,以及存儲類的IP核,本篇文章主...
基于賽靈思(Xilinx) FPGA的DisplayPort設(shè)計(jì)與實(shí)現(xiàn)
在1月份舉辦的美國消費(fèi)電子展(Consumer Electronics Show) 上,數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣布推出高清 3D 電視...
XADC模擬輸入包括專用模擬輸入VP/VN和16組復(fù)用模擬信號輸入VAUX(15:0);XADC轉(zhuǎn)換結(jié)果可以通過動態(tài)重配接口(DRP)或者JTAG接口輸...
使用aurora核的點(diǎn)對點(diǎn)通信應(yīng)用設(shè)計(jì)
Aurora 是一個(gè)很高效的低延遲點(diǎn)對點(diǎn)的串行協(xié)議,它使用了GTP收發(fā)器。它旨在隱藏GTP的接口細(xì)節(jié)和開銷。
與其他技術(shù)一樣,有關(guān)ASIC技術(shù)過時(shí)的報(bào)道是不成熟的。新的ASIC產(chǎn)品的數(shù)目可能有大幅度下降,但其銷售額仍然相當(dāng)高,尤其是在亞太區(qū)。此外,采用混合式方法...
Vivado編譯常見錯(cuò)誤與關(guān)鍵警告梳理與解析
Xilinx Vivado開發(fā)環(huán)境編譯HDL時(shí),對時(shí)鐘信號設(shè)置了編譯規(guī)則,如果時(shí)鐘由于硬件設(shè)計(jì)原因分配到了普通IO上,而非_SRCC或者_(dá)MRCC專用時(shí)...
idelay2中按推薦配置,從DATAIN還是從IDATAIN輸入?yún)^(qū)別為是內(nèi)部延時(shí)還是從IO輸入,F(xiàn)IXED固定延時(shí),idelay value先輸入0,...
板載最大支持32GB的DDR4(PL)端以及5GB DDR(PS端)。支持X16 PCIE接口,HTG-VSL1提供了三個(gè)Vita 57.4 FMC+...
xilinx IP建立向?qū)?chuàng)建的目錄和文件的作用分析
電子發(fā)燒友網(wǎng)核心提示:xilinx IP建立向?qū)?chuàng)建的目錄和文件都是做什么的?這是由錯(cuò)誤ERROR:HDLCompiler:Instantiating ...
全新升級款Zybo Zynq-7000 APSoC開發(fā)板應(yīng)用
支持reVISION堆棧,并附贈SDSoc License。提供[嵌入式視覺]應(yīng).....
Xilinx Vivado HLS中Floating-Point(浮點(diǎn))設(shè)計(jì)介紹
盡管通常Fixed-Point(定點(diǎn))比Floating-Point(浮點(diǎn))算法的FPGA實(shí)現(xiàn)要更快,且面積更高效,但往往有時(shí)也需要Floating-P...
一文詳解Xilinx GTX/GTH及2D eye scan的基本原理
本文介紹Xilinx GT的一些概念,對GT沒有概念但是有時(shí)間的童鞋推薦先看一下此文(Xilinx 7系列FPGA 高速收發(fā)器GTX/GTH的一些基本概...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |