完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129493次 帖子:5357個(gè)
集成式比特誤碼率測(cè)試儀的原理、功能及在FPGA芯片調(diào)試中的應(yīng)用
隨著高速數(shù)字系統(tǒng)的發(fā)展,高速串行數(shù)據(jù)被廣泛使用,內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用,相應(yīng)的高速串行信號(hào)質(zhì)量的測(cè)試也越來(lái)越頻繁和重要。通常用示波器觀(guān)...
Xilinx DDR3控制器接口帶寬利用率測(cè)試(三)
描述:在此項(xiàng)測(cè)試中,每個(gè)Bank只訪(fǎng)問(wèn)一次,接著依次訪(fǎng)問(wèn)其它Bank。DDR3有限制在一定時(shí)間內(nèi)可以輸入的Bank打開(kāi)指令個(gè)數(shù),即在一定時(shí)間內(nèi)只允許輸入...
Xilinx快速傅立葉變換接口及仿真測(cè)試實(shí)驗(yàn)設(shè)計(jì)
1 xilinx FFT IP介紹 Xilinx快速傅立葉變換(FFT IP)內(nèi)核實(shí)現(xiàn)了Cooley-Tukey FFT算法,這是一種計(jì)算有效的方法,用...
在Vivado Design Suite中,Vivado綜合能夠合成多種類(lèi)型的屬性。在大多數(shù)情況下,這些屬性具有相同的語(yǔ)法和相同的行為。
使用 Zynq SoC 實(shí)現(xiàn)計(jì)算機(jī)視頻實(shí)時(shí)算法
Xilinx 高級(jí)產(chǎn)品經(jīng)理Vinay Singh將向您演示如何在Zynq-7000 All Programmable SoC系列中實(shí)現(xiàn)計(jì)算機(jī)視頻實(shí)時(shí)算法。
2018-06-04 標(biāo)簽:算法Xilinx計(jì)算機(jī) 4.7k 0
基于Xilinx Kintex開(kāi)源的FPGA設(shè)計(jì)方案
DFC設(shè)計(jì)公司是一家傳統(tǒng)的電子設(shè)計(jì)服務(wù)公司,其產(chǎn)品主要涉及基于FPGA和DSP技術(shù)的高端電子硬件及PCB設(shè)計(jì)、專(zhuān)用電子產(chǎn)品設(shè)計(jì)、機(jī)器視覺(jué)設(shè)計(jì)以及下面將會(huì)...
2018-07-05 標(biāo)簽:fpga設(shè)計(jì)xilinx 4.7k 0
如何對(duì)xilinx FPGA進(jìn)行bit文件加密
AES即高級(jí)加密標(biāo)準(zhǔn),是一種區(qū)塊加密,當(dāng)然也是對(duì)稱(chēng)加密。區(qū)塊固定為128bit,秘鑰為128,192或256bit。AES有5種加密模式,xliinx采...
基于Vivado/SDK 2018.3的XIP參考設(shè)計(jì)
有些應(yīng)用中,單板沒(méi)有DDR,OCM又不夠存儲(chǔ)所有數(shù)據(jù)和指令。這種情況下,Xilinx提供了參考設(shè)計(jì)Zynq-7000 AP SoC Boot - Boo...
Xilinx高級(jí)副總裁Victor Peng帶您了解 UltraScale 架構(gòu)
該視頻將由賽靈思高級(jí)副總裁Victor Peng向您介紹業(yè)界首款A(yù)SIC級(jí)20nm All Programmable架構(gòu)——UltraScale背后的發(fā)展策略。
在ZedBoard上實(shí)現(xiàn)POWERLINK主從方案
真正的開(kāi)源技術(shù),基于Zynq-7000的軟件與硬件靈活性,適用于工業(yè)控制和工業(yè)實(shí)時(shí)以太網(wǎng)的POWERLINK主從方案
Xilinx每一個(gè)FPGA都有一個(gè)獨(dú)特的ID,也就是Device DNA,這個(gè)ID相當(dāng)于我們的身份證,在FPGA芯片生產(chǎn)的時(shí)候就已經(jīng)寫(xiě)死在芯片的eFus...
FPGA初學(xué)者系列——模塊書(shū)寫(xiě)&電路綜合
本系列文章主要針對(duì)FPGA初學(xué)者編寫(xiě),包括FPGA的模塊書(shū)寫(xiě)、基礎(chǔ)語(yǔ)法、狀態(tài)機(jī)、RAM、UART、SPI、VGA、以及功能驗(yàn)證等。將每一個(gè)知識(shí)點(diǎn)作為一個(gè)...
Xilinx FPGA IP之Block Memory Generator功能概述
Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器,它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和...
PlanetSpark推出基于Xilinx的AI邊緣計(jì)算盒子
憑借其包含的中間件和對(duì)許多常見(jiàn)外設(shè)和接口的支持,該產(chǎn)品可以幫助開(kāi)發(fā)人員快速啟動(dòng)工業(yè)物聯(lián)網(wǎng)應(yīng)用、計(jì)算機(jī)視覺(jué)應(yīng)用和嵌入式視覺(jué)應(yīng)用。此外,它還可以與Plane...
2022-03-17 標(biāo)簽:Xilinx機(jī)器視覺(jué)AI 4.5k 0
如何讓級(jí)聯(lián)URAM獲得最佳時(shí)序性能
在上一篇文章里《如何使用UltraScale+芯片中UltraRam資源》,我們向大家介紹了在RTL設(shè)計(jì)中使用URAM的方法。其中,我們推薦大家使用Xi...
Xilinx DSP解決方案- SysGen 8.1視頻教程
我們將一起從頭至尾復(fù)習(xí)一遍Xilinx DSP的整個(gè)設(shè)計(jì)流程。其中將討論各種設(shè)計(jì)技巧,包括黑盒子,HDL協(xié)同仿真,硬件協(xié)同仿真。看過(guò)下面的演示,您在半個(gè)...
超越--賽靈思7系列28nm FPGA產(chǎn)品發(fā)布會(huì)
超越--賽靈思7系列28nm FPGA產(chǎn)品發(fā)布會(huì)
賽靈思平臺(tái)開(kāi)發(fā)高級(jí)副總裁 Victor Peng 暢談 Vivado
面向未來(lái)十年All Programmable,一個(gè)以IP及系統(tǒng)為中心的工具套件,把可編程系統(tǒng)的集成度和實(shí)現(xiàn)速度提升至原來(lái)的4倍。賽靈思公司(Xilinx...
一文詳解Xilin的FPGA時(shí)鐘結(jié)構(gòu)
?xilinx 的 FPGA 時(shí)鐘結(jié)構(gòu),7 系列 FPGA 的時(shí)鐘結(jié)構(gòu)和前面幾個(gè)系列的時(shí)鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時(shí)鐘結(jié)構(gòu)如下圖所示。
表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨(dú)列出的專(zhuān)用通用用戶(hù)I/O,也有標(biāo)記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_...
換一批
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |