完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > cpld
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來的器件,相對(duì)而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái),用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
文章:654個(gè) 瀏覽:173114次 帖子:504個(gè)
基于CPLD技術(shù)實(shí)現(xiàn)PDH通信二次群復(fù)接器的設(shè)計(jì)及應(yīng)用優(yōu)勢(shì)
復(fù)接器由緩沖存儲(chǔ)器、插入控制電路、時(shí)鐘發(fā)生器、分頻器和復(fù)接器組成。時(shí)鐘產(chǎn)生器提供8 448 kHz時(shí)鐘;分頻器對(duì)8 448 kHz進(jìn)行4分頻,以獲得2 ...
2019-06-28 標(biāo)簽:cpld分頻器時(shí)鐘發(fā)生器 4.8k 0
基于單片機(jī)和CPLD的高精度大型望遠(yuǎn)鏡伺服控制器設(shè)計(jì)
設(shè)計(jì)基于高速單片機(jī)C8051F120和CPLD的高精度大型望遠(yuǎn)鏡的伺服控制器,由單片機(jī)實(shí)現(xiàn)閉環(huán)控制算法、上位機(jī)通信和LCD顯示控制,CPLD實(shí)現(xiàn)增量式編...
開始了第一個(gè)獨(dú)立項(xiàng)目的研制,F(xiàn)PGA選型當(dāng)然是已經(jīng)固定了,我就圍著這款FPGA給他添油加醋,希望能讓他滿足我所有的設(shè)計(jì)需求,有了原理圖,后來又出了PCB...
采用PCI橋接口芯片PLX9054和CPLD器件實(shí)現(xiàn)任意波形發(fā)生器的設(shè)計(jì)
PCI總線是一種不依附于某個(gè)具體處理器的局部總線。從結(jié)構(gòu)上看,PCI是在CPU和原來的系統(tǒng)總線之間插入的一級(jí)總線,具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)這一層的管理,...
本文給出了DSP多SPI端口通信的設(shè)計(jì)與實(shí)現(xiàn)過程,討論了其中的關(guān)鍵技術(shù)問題。SPI多端口通信方法基于CPLD實(shí)現(xiàn),易移植,易于實(shí)現(xiàn)功能擴(kuò)展,可廣泛應(yīng)用于...
PC機(jī)的CPLD串行通信的特點(diǎn)與程序的編寫
用CPLD(復(fù)雜可編程邏輯器件)設(shè)計(jì)乃至仿真、驗(yàn)證、利用ISP(在系統(tǒng)可編程)對(duì)硬件調(diào)試都非常方便,所以開發(fā)周期很短,且I/O口隨意設(shè)定,故用CPLD設(shè)...
正點(diǎn)原子開拓者FPGA視頻:Quartus II軟件的使用
Quartus II 是Altera公司的綜合性CPLD/FPGA開發(fā)軟件,原理圖、VHDL、VerilogHDL以及AHDL(Altera Har...
在校大學(xué)生應(yīng)該學(xué)習(xí)哪些電子知識(shí)那些可以先不需要學(xué)習(xí)
有不少的在校的大學(xué)生寫信給我,問在學(xué)校里應(yīng)該學(xué)習(xí)什么電子知識(shí)。就業(yè)形勢(shì)越來越嚴(yán)峻,不光是在中國(guó),全球都一樣,全球經(jīng)濟(jì)的發(fā)展速度放慢,至少會(huì)持續(xù)幾年的時(shí)間...
基于SAA7114H和XC95216芯片實(shí)現(xiàn)實(shí)時(shí)圖像采集系統(tǒng)的設(shè)計(jì)
圖像采集是實(shí)時(shí)圖像處理的重要步驟。目前,圖像傳感器件主要有CCD(Charge Coupled Device)和CMOS(Complementary M...
利用CPLD器件實(shí)現(xiàn)多開關(guān)的SSPC組共享控制芯片的設(shè)計(jì)
SSPC(固態(tài)功率控制器)是由半導(dǎo)體器件構(gòu)成的智能開關(guān)裝置,用于接通/斷開電路,實(shí)現(xiàn)電路保護(hù)和接收上級(jí)計(jì)算機(jī)的控制信號(hào)并向上位機(jī)實(shí)時(shí)反饋其狀態(tài)信息。由于...
采用FPGA器件和模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)A/D數(shù)據(jù)采集卡的設(shè)計(jì)
高速A/D采集技術(shù)已在許多領(lǐng)域得到愈來愈廣泛的應(yīng)用,本文將詳細(xì)論述采用CPLD技術(shù)來實(shí)現(xiàn)120MHz高速A/D采集卡的設(shè)計(jì)方法,該采集卡具有包括負(fù)延遲觸...
2020-03-04 標(biāo)簽:fpgacpld模數(shù)轉(zhuǎn)換器 4.3k 0
采用高精度ADR434芯片和EPM7064SLC84-10芯片實(shí)現(xiàn)波形發(fā)生器的設(shè)計(jì)
本系統(tǒng)采用TI公司生產(chǎn)的TMS320VC54X系列DSP作為核心控制器件,并采用Cypress工司生產(chǎn)的CY7C1021V(64K16位RAM)來擴(kuò)充D...
采用Quartus II軟件和EP2C5芯片實(shí)現(xiàn)新型位同步提取電路的設(shè)計(jì)
在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。位同步時(shí)鐘信號(hào)不僅用于監(jiān)測(cè)輸入碼元信號(hào),確保收發(fā)同步,而且在獲取禎同步、群同步及對(duì)接收的...
基于XC95108芯片實(shí)現(xiàn)DSP和ARM的并行通信系統(tǒng)的設(shè)計(jì)
在現(xiàn)代汽車電子中,一般有多個(gè)微控制器共同協(xié)調(diào)工作。DSP控制器采用哈佛結(jié)構(gòu),運(yùn)算速度快,所以在汽車電子中廣泛采用DSP芯片來實(shí)現(xiàn)汽車動(dòng)力系統(tǒng)的控制。AR...
2021-06-23 標(biāo)簽:芯片cpld通信系統(tǒng) 4.3k 0
利用XC95l08可編程邏輯器件來實(shí)現(xiàn)微控制器之間的通信
在現(xiàn)代汽車電子中,一般有多個(gè)微控制器共同協(xié)調(diào)工作。DSP控制器采用哈佛結(jié)構(gòu),運(yùn)算速度快,所以在汽車電子中廣泛采用DSP芯片來實(shí)現(xiàn)汽車動(dòng)力系統(tǒng)的控制。AR...
以EP1K30TC144-3為控制核心實(shí)現(xiàn)CPLD出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)
隨著EDA技術(shù)的發(fā)展及大規(guī)??删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn),電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化,通過EDA技術(shù)對(duì)CPLD/FP-GA編程開...
什么是CPLD?基于CPLD的QWERTY 鍵盤設(shè)計(jì)
AMD公司最先生產(chǎn)帶有宏單元的可編程邏輯器件PAL22V10。目前PAL22V10已成為劃分PLD的界限??删幊踢壿嬈骷拈T數(shù)大于PAL22V10...
CPLD芯片ATF1508AS的特點(diǎn)及實(shí)現(xiàn)高速USB通信系統(tǒng)的設(shè)計(jì)
ATF1508AS具有上電復(fù)位特性。在上電期間,所有的I/O引腳將為三態(tài),直到VCC到達(dá)上電電壓,這樣可防止在上電期間發(fā)生總線競(jìng)爭(zhēng)。ATF1508AS的...
基于應(yīng)用嵌入式操作系統(tǒng)實(shí)現(xiàn)備用電源自動(dòng)投入裝置的應(yīng)用方案
μC/OS-II中,每個(gè)任務(wù)都處于休眠態(tài)、就緒態(tài)、運(yùn)行態(tài)、掛起態(tài)和中斷態(tài)5種狀態(tài)之一。如圖5所示,當(dāng)前運(yùn)行的是開關(guān)量輸出任務(wù),數(shù)據(jù)處理動(dòng)作判斷任務(wù)因?yàn)榈?..
CPLD芯片ICD2053B的原理構(gòu)造及在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
這兩個(gè)寄存器使用協(xié)議字011110來區(qū)分是控制寄存器數(shù)據(jù)還是編程寄存器數(shù)據(jù)。所有要發(fā)送的其它數(shù)據(jù)(除協(xié)議字外)在連續(xù)3個(gè)1之后,不論原來其后的數(shù)值是1還...
2019-08-12 標(biāo)簽:芯片cpld計(jì)數(shù)器 4.3k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |