DS90CF363B +3.3V 可編程 LVDS 發(fā)送器 18 位平板顯示 (FPD) 鏈接 - 65MHz

數(shù)據(jù)： DS90CF363B 3.3V Prog LVDS Transm 18-Bit FPDLink -65 MHz 數(shù)據(jù)表

描述

DS90CF363B發(fā)送器將21位CMOS /TTL數(shù)據(jù)轉(zhuǎn)換為三個LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時鐘通過第四LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘的每個周期對輸入數(shù)據(jù)的21位進行采樣和發(fā)送。在65MHz的發(fā)送時鐘頻率下，以每個LVDS數(shù)據(jù)信道455Mbps的速率發(fā)送18位RGB數(shù)據(jù)和3位LCD定時和控制數(shù)據(jù)（FPLINE，F(xiàn)PFRAME，DRDY）。使用65 MHz時鐘，數(shù)據(jù)吞吐量為170 Mbytes /sec。 DS90CF363B固定為下降沿選通發(fā)送器，可與下降沿選通接收器（DS90CF366）互操作，無需任何轉(zhuǎn)換邏輯。

該芯片組是解決與寬相關(guān)的EMI和電纜尺寸問題的理想方法，高速TTL接口。

特性

時鐘/數(shù)據(jù)和/PD引腳之間無需特殊的啟動序列。輸入信號（時鐘和數(shù)據(jù)）可以在設(shè)備通電之前或之后應用。
支持擴頻頻率高達100KHz的頻率調(diào)制＆amp;偏差為±2.5％中心擴展或-5％向下擴展。
“輸入時鐘檢測”功能將在輸入時鐘丟失和/PD引腳為邏輯高電平時將所有LVDS對拉至邏輯低電平。 /li>
18至68 MHz移位時鐘支持
同類最佳套裝＆amp;在TxINPUT上保持時間
Tx功耗＆lt; 130 mW（典型值）@ 65MHz灰度
比BiCMOS替代品低40％的功耗
Tx掉電模式＆lt; 37μW（典型值）
支持VGA，SVGA，XGA和雙像素SXGA。
窄總線減少電纜尺寸和成本
高達1.3 Gbps吞吐量
高達170兆字節(jié)/秒帶寬
345 mV（典型值）用于低EMI的擺動LVDS器件
PLL無需外部元件
兼容采用TIA /EIA-644 LVDS標準
薄型48引腳TSSOP封裝
改進替代：
- SN75LVDS84，DS90CF363A

所有商標均為其各自所有者的財產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CF363B
Transmitter ? ?
18 ? ?
18 ? ?
68 ? ?
LVCMOS LVTTL ? ?
FPD-Link LVDS ? ?
1300 ? ?
Catalog ? ?
-10 to 70 ? ?
TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?
48TSSOP ? ?