完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): CDCM7005-SP 3.3-V High Performance Rad-Tolerant Class V, Clock Synchronizer and Jitter Cleaner 數(shù)據(jù)表
CDCM7005-SP是一款高性能,低相位噪聲和低偏移時(shí)鐘同步器,可同步VCXO(壓控晶體振蕩器)或VCO(電壓)受控振蕩器)頻率到兩個(gè)參考時(shí)鐘之一??删幊填A(yù)分頻器M和反饋分頻器N和P為參考時(shí)鐘與VC(X)O的頻率比提供高度靈活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。
VC(X)O_IN時(shí)鐘工作頻率高達(dá)2 GHz。通過(guò)選擇外部VC(X)O和環(huán)路濾波器組件,可以調(diào)整PLL環(huán)路帶寬和阻尼系數(shù),以滿(mǎn)足不同的系統(tǒng)要求。
CDCM7005-SP可以鎖定兩個(gè)參考時(shí)鐘之一輸入(PRI_REF和SEC_REF),支持頻率保持模式和快速頻率鎖定,可實(shí)現(xiàn)故障安全和增加系統(tǒng)冗余。 CDCM7005-SP的輸出是用戶(hù)可定義的,可以是最多五個(gè)LVPECL輸出或多達(dá)10個(gè)LVCMOS輸出的任意組合。 LVCMOS輸出成對(duì)排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每對(duì)具有相同的頻率。但每個(gè)輸出可以單獨(dú)反轉(zhuǎn)和禁用。內(nèi)置同步鎖存器確保所有輸出均為低輸出偏移同步。
所有器件設(shè)置,如輸出信號(hào),分頻器值,輸入選擇等等,均可通過(guò)SPI(3線串行)進(jìn)行編程外圍接口)。 SPI允許單獨(dú)控制器件設(shè)置。
器件工作在3.3 V環(huán)境中,工作溫度范圍為-55°C至125°C(T case ) 。
| ? |
|---|
| Number of Outputs |
| Output Level |
| Output Frequency (Min) (MHz) |
| Output Frequency (Max) (MHz) |
| Input Level |
| Supply Voltage (Min) (V) |
| Supply Voltage (Max) (V) |
| Features |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| ? |
| CDCM7005-SP |
|---|
| 5 ? ? |
| LVCMOS LVPECL ? ? |
| 0 ? ? |
| 1500 ? ? |
| LVCMOS (REF_CLK) LVPECL (VCXO_CLK) ? ? |
| 3 ? ? |
| 3.6 ? ? |
| Programmable Delay ? ? |
| Space ? ? |
| -55 to 125 25 Only ? ? |
| CFP ? ? |
| See datasheet (CFP) ? ? |