亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      搭載JESD204B編碼的高速數(shù)據(jù)采集開發(fā)板

      EE techvideo ? 來源：郭婷 ? 2019-06-20 06:10 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      這款高速數(shù)據(jù)采集板含有兩個14位、250 MSPS雙通道ADC AD9250，支持高速串行JESD204B編碼輸出，可以顯著改善FPGA連接性能。在本例中，我們將其連接到一塊Xilinx KC706開發(fā)板上。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1652

        文章

        22235

        瀏覽量

        628685
      • 編碼
        +關(guān)注

        關(guān)注

        6

        文章

        999

        瀏覽量

        56561
      • 開發(fā)板
        +關(guān)注

        關(guān)注

        25

        文章

        6057

        瀏覽量

        111473
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點(diǎn)推薦

        LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)手冊

        LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。 PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
        的頭像 發(fā)表于 09-15 10:10 ?581次閱讀
        LMK04828 超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器技術(shù)手冊

        ?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)文檔總結(jié)

        LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。 PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
        的頭像 發(fā)表于 09-15 10:03 ?493次閱讀
        ?LMK0482x系列超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器技術(shù)文檔總結(jié)

        ?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結(jié)

        LMK04828-EP 器件是業(yè)界性能最高的時鐘調(diào)理器，支持 JESD204B。 PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏輯器件
        的頭像 發(fā)表于 09-12 16:13 ?672次閱讀
        ?LMK04828-EP 超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器總結(jié)

        JESD204B生存指南

        實(shí)用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
        發(fā)表于 05-30 16:31 ?0次下載

        替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B

        1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數(shù)
        發(fā)表于 05-08 15:57

        一文詳解JESD204B高速接口協(xié)議

        JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
        的頭像 發(fā)表于 04-24 15:18 ?3780次閱讀
        一文詳解<b class='flag-5'>JESD204B</b><b class='flag-5'>高速</b>接口協(xié)議

        LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊

        LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/JESD204
        的頭像 發(fā)表于 04-16 14:28 ?843次閱讀
        LTC6953具有11個輸出并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊

        AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動，怎么解決？

        AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當(dāng) AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時鐘為 800MHz
        發(fā)表于 04-15 06:43

        使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v

        /Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159] * [Synth
        發(fā)表于 03-12 22:21

        JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？

        請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
        發(fā)表于 02-08 09:10

        JESD204B使用說明

        能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，
        的頭像 發(fā)表于 12-18 11:31 ?2251次閱讀
        <b class='flag-5'>JESD204B</b>使用說明

        調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

        我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題： 1、目前在應(yīng)用手冊中能看到LVDS的詳細(xì)說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料
        發(fā)表于 11-28 06:13

        ADS54J60與JESD204B建立鏈路成功，但有效數(shù)據(jù)全為0，為什么？

        在配置ADS54J60采集數(shù)據(jù)并與JESD204B建立8224鏈路的過程中，嚴(yán)格按照ADC硬件復(fù)位、SPI寫入、JESD204B核心復(fù)位的順序進(jìn)行，通過ILA（在線邏輯分析儀）抓取的波形數(shù)據(jù)
        發(fā)表于 11-19 06:00

        使用JESD204B接口，線速率怎么計(jì)算？

        使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
        發(fā)表于 11-18 07:10

        使用JESD204B如何對數(shù)據(jù)進(jìn)行組幀？

        在使用JESD204B協(xié)議時，當(dāng)L=8時，如果時雙通道數(shù)據(jù)，如何對數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
        發(fā)表于 11-14 07:51