易靈思提供了原語(yǔ)文檔，可以查看每個(gè)原語(yǔ)。經(jīng)常有人會(huì)問(wèn)，如果普通的GPIO怎么走全局時(shí)鐘網(wǎng)絡(luò)，其實(shí)很簡(jiǎn)單，打開(kāi)原主文檔，找到EFX_GBUFCE，該部分提供了verilog和VHDL的用法。

EFX_GBUFCE既可以讓GPIO走全局時(shí)鐘網(wǎng)絡(luò)也可以用于為時(shí)鐘添加使能控制，當(dāng)并不是隨時(shí)需要該時(shí)鐘時(shí)可以把時(shí)鐘禁止以節(jié)省功耗。

CE_POLARITY用于指示CE是高有效還是低有效，如果為1則高有效，反之則低有效。

CE是時(shí)鐘O的輸出使能。

EFX_GBUFCE # (
   .CE_POLARITY(1'b1)   // 0 active low, 1 active high
) EFX_GBUFCE_inst (
   .O(O),               // Clock output to global clock network
   .I(I),               // Clock input
   .CE(CE)              // Clock gate
);

審核編輯：劉清