Vivado HLS從HDL到模型和C的描述
先從運行一個創(chuàng)建一個項目開始吧。
首先打開Vivado設計套件Vivado HLS 2015.4；
輸入項目的名稱和存放的位置；
點擊下一步，輸入設計頂層函數(shù)的名稱，接著下一步；
暫時不需要填寫，直接下一步；
解決方案的名字默認 (solution1)就好, 時鐘周期根據(jù)需要自己設，這里我設(10 ns), 時鐘的不確定性一般為12.5%，接著選擇器件，最后“finish”。
將該例程的設計文件和testbench全部復制到剛才創(chuàng)建的項目目錄下：
在設計資源窗口右擊“Source”，添加設計文件；
再接著右擊“Test Bench”,添加文件；
至此，項目建設完成。接著進行綜合仿真，驗證設計。 點擊“Run C Snthry”。
點擊“Run C Simulation”，接著點擊“OK”；
至此，此項目在沒有硬件調(diào)試的前提下算是成功運行了。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
HDL
+關注
關注
8文章
330瀏覽量
48726 -
模型
+關注
關注
1文章
3626瀏覽量
51602 -
Vivado
+關注
關注
19文章
844瀏覽量
70358
發(fā)布評論請先 登錄
相關推薦
熱點推薦
vcs和vivado聯(lián)合仿真
文檔中明確描述vivado2021.2版本對應VCS的版本是2020.12，由于license問題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用；
使用tcl界面
發(fā)表于 10-24 07:28
如何在vivadoHLS中使用.TLite模型
, output_stream); // 從輸出流中讀取輸出數(shù)據(jù)到緩沖區(qū) // 根據(jù)模型的輸出形狀進行相應的讀取和處理}5. 數(shù)據(jù)處理
根據(jù)模型的輸出形狀，
發(fā)表于 10-22 06:29
vivado仿真時GSR信號的影響
利用vivado進行設計xilinx FPGA時，寫完設計代碼和仿真代碼后，點擊run simulation（啟動modelsim進行仿真）。
干貨分享 | TSMaster MBD模塊全解析：從模型搭建到自動化測試的完整實踐
在汽車電子MBD開發(fā)中，TSMasterMBD模塊深度集成于TSMaster先進的總線分析、仿真與測試平臺，旨在為工程師提供一套從模型自動編譯、代碼集成到自動化測試的端到端無縫解決方案
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
Vivado IP 流程（Vitis Unified），在這篇 AMD Vitis HLS 系列 3 中，我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程，
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的 Vitis HLS
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado
從FA模型切換到Stage模型時：module的切換說明
module的切換
從FA模型切換到Stage模型時，開發(fā)者需要將config.json文件module標簽下的配置遷移到module.json5配置文件module標簽下，具體差異
發(fā)表于 06-05 08:16
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果（以 Vivado 2024.2 為例）。
Vivado HLS設計流程
為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設計者需要考慮如何加速設計開發(fā)的周期。設計加速主要可以從“設計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
FPGA Verilog HDL語法之編譯預處理
Verilog HDL語言和C語言一樣也提供了編譯預處理的功能?！熬幾g預處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(
一文詳解Verilog HDL
Verilog HDL（Hardware Description Language）是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數(shù)字系統(tǒng)建?！，F(xiàn)實生活中多用于專用
從Level1 Model到Level3 Modle來感受器件模型是如何開發(fā)的
? ? ? ?本文從Level1 model到Level3 model的Ids電流公式的發(fā)展來感受Compact器件模型是如何開發(fā)的。 MOS技術擴展到納米尺寸，帶來了電路模擬器中器件
助力AIoT應用：在米爾FPGA開發(fā)板上實現(xiàn)Tiny YOLO V4
Darknet 上訓練的截圖
四、 通過 Vivado HLS 為 FPGA 準備模型要將模型部署到 FPGA，需要將神經(jīng)網(wǎng)絡操作轉(zhuǎn)換為硬
發(fā)表于 12-06 17:18
工商網(wǎng)監(jiān)
評論