亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

等長(zhǎng)對(duì)于SCD這個(gè)參數(shù)有何影響?

電子設(shè)計(jì) ? 來(lái)源:一博科技 ? 作者:陳德恒 ? 2021-04-13 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

“s-parameter is all”,小陳同學(xué)對(duì)這句話一直深信不疑。作為一個(gè)萬(wàn)能的S參數(shù),當(dāng)然是可以描述前面這種差模到共模的轉(zhuǎn)換的,這就是混模S參數(shù)中的SCD。對(duì)這個(gè)參數(shù)迷糊的朋友不要擔(dān)心,作為“S-parameter is all”的忠實(shí)擁躉,小陳肯定會(huì)跟大家嘮嗑嘮嗑S參數(shù)的。我們需要知道的是,差分信號(hào)通過(guò)一個(gè)信道,我們當(dāng)然是希望其轉(zhuǎn)化為共模能量的部分越少越好,所以SCD這個(gè)參數(shù)與回?fù)p一樣,是越小越好的。

讓我們用無(wú)損線來(lái)研究一下等長(zhǎng)對(duì)于SCD這個(gè)參數(shù)的影響。

首先當(dāng)然是完全等長(zhǎng)的兩根線:

o4YBAGB0-8aASMi4AADyOPUpG5k324.png

可以看到,由于是無(wú)損線,能量完全以差分的形式傳過(guò)去了。

如果兩線之間長(zhǎng)度相差2mil呢?

dcserdes2-2.jpg

在10GHz處,0.001dB的差分能量損耗掉了,變成了差不多-40dB(1%)的共模能量。在看S參數(shù)的時(shí)候,最好是能在腦海中同時(shí)浮現(xiàn)出一個(gè)信號(hào)的頻譜。10Gbps的信號(hào)主要頻譜分量集中在5GHz之前,在這幅圖中可以看到,5GHz之前大部分的SCD21是在-60dB到-50dB之間,也就是說(shuō),在實(shí)際傳輸信號(hào)時(shí),一個(gè)10Gbps的信號(hào)在通過(guò)該通道時(shí)大概會(huì)有3‰的差分能量變成共模能量。

如果兩線之間的長(zhǎng)度相差10mil呢?

dcserdes2-3.jpg

在10GHz處,0.014dB的差分能量被損耗掉了,變成了-25dB(約5%)的共模能量。

知道了這個(gè)數(shù)值之后,我們?cè)賮?lái)看看通常良好加工的完全等長(zhǎng)的走線是個(gè)什么樣的情況:

dcserdes2-4.jpg

可以看到,由于材料特性以及一些加工因素,在超過(guò)2GHz的頻率分量大部分都有-30dB到-40dB的能量被轉(zhuǎn)換為共模分量了,換算成百分比的話大約是1-3%,這幾乎是不可避免的。而且在一些信號(hào)協(xié)議中對(duì)通道的SCD21有明確的要求,像SAS3(12Gbps)的協(xié)議中就要求SCD21<-18dB。

好了,看過(guò)了協(xié)議要求的數(shù)據(jù),看過(guò)了正常加工的結(jié)果,我們不難得出一個(gè)結(jié)論:差分線N與P之間±2mil的等長(zhǎng)控制,對(duì)于一個(gè)10Gbps甚至更高速率的信號(hào)來(lái)說(shuō),也是足夠了的,由他所引起的模態(tài)轉(zhuǎn)換,信號(hào)幾乎就感受不到。那些要求N與P±0.5mil等長(zhǎng)的工程師們,你們也是夠了。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • S參數(shù)
    +關(guān)注

    關(guān)注

    2

    文章

    145

    瀏覽量

    47494
  • SCD
    SCD
    +關(guān)注

    關(guān)注

    0

    文章

    9

    瀏覽量

    10408
  • 等長(zhǎng)
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    7673
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何利用protel 99 SE進(jìn)行手工布等長(zhǎng)

    tools/equalize net lengths這個(gè)命令就是在protel中手動(dòng)布等長(zhǎng)線的工具,這個(gè)就是讓不同的網(wǎng)絡(luò)布線等長(zhǎng).最后可以在REPORT中報(bào)
    發(fā)表于 06-21 14:50 ?6678次閱讀
    如何利用protel 99 SE進(jìn)行手工布<b class='flag-5'>等長(zhǎng)</b>線

    TC377配置SMU FSP時(shí),如何配置頻率參數(shù);三種模式區(qū)別,配置上有區(qū)別?

    TC377配置SMU FSP時(shí),如何配置頻率參數(shù);三種模式區(qū)別,配置上有區(qū)別?
    發(fā)表于 08-08 07:48

    Altium designer 等長(zhǎng)布線

    “就會(huì)造成阻抗不匹配,相同時(shí)序要求的”信號(hào)“造成時(shí)序不一樣彼此之間延時(shí),就算是皮秒級(jí)的信號(hào)延時(shí)都能造成嚴(yán)重錯(cuò)誤。所以學(xué)會(huì)等長(zhǎng)布線尤為重要,下面我通過(guò)視頻和圖片詳細(xì)介紹AD怎么等長(zhǎng)
    發(fā)表于 03-09 09:54

    SCD數(shù)據(jù)格式不支持問(wèn)題(Channel No. 0 Create ERROR - Input Format Not Support!),請(qǐng)問(wèn)這個(gè)問(wèn)題該如何解決?

    設(shè)置為350*240,DSP中執(zhí)行SCD算法,理論上來(lái)說(shuō)解碼后的數(shù)據(jù)應(yīng)該是YUV420而SCD應(yīng)該支持這個(gè)格式才對(duì),可是運(yùn)行的時(shí)候卻出現(xiàn)如下錯(cuò)誤:[c6xdsp ] 6578: SCD
    發(fā)表于 05-28 10:00

    dm8168 scd跳幀問(wèn)題

    我用的是dvr_rdk_4.03版本,我的scd的輸入和輸出幀率是這樣設(shè)置的 dspAlgPrm.scdCreateParams.inputFrameRate???????? = 30
    發(fā)表于 06-23 02:21

    OSD算法和SCD算法的作用是什么?

    您好,我用的SEED-DVS8168RDK 的Demo里,在運(yùn)行的時(shí)候看到DSP上主要運(yùn)行的任務(wù)里兩個(gè)算法分別是OSD以及SCD算法。此外還有IPC_FRAMS_IN0
    發(fā)表于 04-17 09:57

    集總參數(shù)電路中電壓與電流關(guān)系

    集總參數(shù)電路中電壓與電流關(guān)系?如何對(duì)網(wǎng)孔和節(jié)點(diǎn)進(jìn)行分析?
    發(fā)表于 10-15 08:49

    FOC控制哪些基本參數(shù)?分別有含義

    FOC控制哪些基本參數(shù)?分別有含義?為什么電機(jī)控制中PID不用D相?
    發(fā)表于 10-15 07:20

    用allegro使二條時(shí)鐘線等長(zhǎng)的設(shè)計(jì)置

    為了使二個(gè)SDRAM的時(shí)鐘線等長(zhǎng),設(shè)置等長(zhǎng)的方法很多,在這里我們只為了二條時(shí)鐘線等長(zhǎng)來(lái)學(xué)習(xí)如何通過(guò)設(shè)置約束規(guī)則然后通
    發(fā)表于 06-21 11:57 ?1887次閱讀
    用allegro使二條時(shí)鐘線<b class='flag-5'>等長(zhǎng)</b>的設(shè)計(jì)置

    教您在Allegro中設(shè)置走線等長(zhǎng)進(jìn)階

    對(duì)于簡(jiǎn)單走線等長(zhǎng)在以前文檔中都有涉及這里不再?gòu)?fù)述了,下面內(nèi)容將給大家介紹一下有關(guān)Xnet等長(zhǎng)的設(shè)置問(wèn)題, 如現(xiàn)在主板DD
    發(fā)表于 06-28 09:38 ?3w次閱讀
    教您在Allegro中設(shè)置走線<b class='flag-5'>等長(zhǎng)</b>進(jìn)階

    allegro_差分線等長(zhǎng)設(shè)置

    allegro_差分線等長(zhǎng)設(shè)置,需要的下來(lái)看看
    發(fā)表于 02-22 16:15 ?62次下載

    Allegro中關(guān)于繞等長(zhǎng)的自動(dòng)功能

    了單線的自動(dòng)等長(zhǎng),那就肯定不會(huì)放過(guò)板上隨處可見(jiàn)的差分了,看大招——Auto-interactive Phase Tune?,F(xiàn)在板子的速率越來(lái)越高,板上的差分線也就跟著越來(lái)越多,對(duì)內(nèi)等長(zhǎng)的工作量自然就加大了。但是自從
    的頭像 發(fā)表于 10-19 15:33 ?3w次閱讀

    PCB設(shè)計(jì)工程師淺談繞等長(zhǎng)的概念

    1.關(guān)于等長(zhǎng) 第一次聽(tīng)到“繞等長(zhǎng)工程師”這個(gè)稱號(hào)的時(shí)候,我和我的小伙伴們都驚呆了。每次在研討會(huì)提起這個(gè)名詞,很多人也都是會(huì)心一笑。 不知道從什么時(shí)候起,繞
    的頭像 發(fā)表于 01-20 12:11 ?6547次閱讀
    PCB設(shè)計(jì)工程師淺談繞<b class='flag-5'>等長(zhǎng)</b>的概念

    AD設(shè)計(jì)DDR3時(shí)等長(zhǎng)設(shè)計(jì)技巧

    ? ? ? 本文講述了使用Altium designer設(shè)計(jì)SOC和DDR等高速PCB時(shí)候,如何設(shè)計(jì)信號(hào)線等長(zhǎng)。DDR信號(hào)線分成兩大部分。一是數(shù)據(jù)線部分,二是地址線、控制信號(hào)線部分。本文著重詳細(xì)
    發(fā)表于 07-28 16:33 ?4次下載

    AD設(shè)計(jì)DDR3時(shí)等長(zhǎng)設(shè)計(jì)技巧

    本文緊接著前一個(gè)文檔《AD設(shè)計(jì)DDR3時(shí)等長(zhǎng)設(shè)計(jì)技巧-數(shù)據(jù)線等長(zhǎng) 》。本文著重講解DDR地址線、控制信號(hào)線等長(zhǎng)設(shè)計(jì),因?yàn)榈刂肪€、控制信號(hào)線分支,SOC
    發(fā)表于 07-29 16:14 ?2次下載