在FPGA程序設(shè)計(jì)的很多情形都會(huì)使用到AXI接口總線(xiàn)，以PCIe的XDMA應(yīng)用為例，XDMA有兩個(gè)AXI接口，分別是AXI4 Master類(lèi)型接口和AXI-Lite Master類(lèi)型接口，可通過(guò)M_AXI接口對(duì)數(shù)據(jù)進(jìn)行讀取操作，此時(shí)設(shè)計(jì)一個(gè)基于AXI-Slave接口的IP進(jìn)行數(shù)據(jù)傳輸操作就非常的方便。

封裝的形式并不復(fù)雜，只是略微繁瑣，接下來(lái)一步一步演示如何封裝AXI_SLAVE接口IP：

1、創(chuàng)建工程

2、選擇Create AXI4 Perpheral，點(diǎn)擊next

設(shè)置保存路徑，也可默認(rèn)：

3、設(shè)置保存路徑：

4、設(shè)置封裝的接口類(lèi)型：

5、選擇Verify Peripheral IP using AXI4 IP

6、對(duì)IP進(jìn)行修改：

在頂層和總線(xiàn)文件中添加自定義的端口和信號(hào)：

在S00_AXI.v中編輯：

7、保存工程
如果不慎將初始的IP封裝界面關(guān)掉的話(huà)，在Tools下選擇Create and Package New IP，選擇Package your current project,NEXT之后選擇open（你會(huì)看到的）。

設(shè)置ID位寬，該選項(xiàng)主要用于outstanding傳輸：

設(shè)置數(shù)據(jù)位寬，根據(jù)需要自行設(shè)計(jì)：

如果出現(xiàn)Merge提示的話(huà)，點(diǎn)擊，選擇覆蓋參數(shù)。

最后選擇重新封裝IP，就得到屬于自己的AXI_SLAVE接口IP啦！

在剛剛設(shè)置的ip_repo2文件目錄下可以看到IP：

編輯：hfy