我
在仿真中沒有找到?。空垘蛶臀?/div>
2015-05-06 21:11:47
VHDL硬件描述語言教學(xué)：包括fpga講義，VHDL硬件描述語言基礎(chǔ)，VHDL語言的層次化設(shè)計(jì)的教學(xué)幻燈片
2006-03-27 23:46:49
93 第1章 緒論 1.1 關(guān)于EDA 1.2 關(guān)于VHDL 1.3 關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法 1.4 關(guān)于應(yīng)用 VHDL的 EDA過程 1.5 關(guān)于在系統(tǒng)編程技術(shù) 1.6 關(guān)于FPGA／CPLD的優(yōu)勢 1.7
2008-06-04 10:24:061679
VHDL的定義和功能VHDL的發(fā)展概況程序編程語言和硬件描述語言的對比引入硬件描述語言對系統(tǒng)進(jìn)
2008-09-03 12:58:4139 VHDL語言及其應(yīng)用是在作者歷時(shí)七年為通信與信息系統(tǒng)、信號與信息處理專業(yè)研究生講授VHDL語言及其應(yīng)用課程的教學(xué)實(shí)踐基礎(chǔ)上編寫而成的。全書共分15章，以教授完整的VHDL語言體
2009-02-12 09:41:38172 EDA/VHDL講座主要內(nèi)容一、EDA、EDA技術(shù)及其應(yīng)用與發(fā)展二、硬件描述語言三、FPGA和CPLD四、EDA工具軟件五、電子設(shè)計(jì)競賽幾個實(shí)際問題的討論六、VHDL語言初步七
2009-03-08 10:54:1039 TEXTIO 在VHDL 仿真與磁盤文件之間架起了橋梁，使用文本文件擴(kuò)展VHDL 的仿真功能。本文介紹TEXTIO 程序包，以一個加法器實(shí)例說明TEXTIO 的使用方法，最后使用ModelSim對設(shè)計(jì)進(jìn)行仿真，
2009-04-15 10:37:2635 剖析硬件描述語言VHDL-AMS 的新特性。通過對A/D 轉(zhuǎn)換器和D/A 轉(zhuǎn)換器進(jìn)行建模和仿真分析可以看出，VHDL-AMS 突破了VHDL 只能設(shè)計(jì)數(shù)字電路的限制，使得VHDL 可以應(yīng)用于模擬以及混合信
2009-07-08 09:49:2322 VHDL語言及其應(yīng)用是在作者歷時(shí)七年為通信與信息系統(tǒng)、信號與信息處理專業(yè)研究生講授VHDL語言及其應(yīng)用課程的教學(xué)實(shí)踐基礎(chǔ)上編寫而成的。全書共分15章，以教授完整的VHDL語言體
2009-07-10 17:21:4418 VHDL語言及其應(yīng)用的主要內(nèi)容：第一章 硬件模型概述第二章 基本的VHDL編程語言第三章 VHDL模型的組織第四章 VHDL綜合工具第五章 VHDL應(yīng)用樣例附錄A VHDL
2009-07-20 12:06:150 VHDL語言概述:本章主要內(nèi)容：硬件描述語言（HDL）VHDL語言的特點(diǎn)VHDL語言的開發(fā)流程
1.1 1.1 硬件描述語言（ 硬件描述語言（HDL HDL）H
2009-08-09 23:13:2047 討論了 VHDL 語言在 EDA 中的諸多優(yōu)點(diǎn)，結(jié)合定時(shí)/計(jì)數(shù)接口芯片的開發(fā)實(shí)例，討論了ISP技術(shù)在電子設(shè)計(jì)自動化中的應(yīng)用。同時(shí)給出了實(shí)例的具體例程和時(shí)序仿真波形。在計(jì)算機(jī)控制
2009-08-11 08:20:1420 VHDL語言描述數(shù)字系統(tǒng):本章介紹用 VHDL 描述硬件電路的一些基本手段和基本方法。 VHDL 語言是美國國防部在 20 世紀(jì) 80 年代初為實(shí)現(xiàn)其高速集成電路計(jì)劃（VHSIC）而提出的
2009-09-01 09:02:4037 VHDL 語言程序的元素:本章主要內(nèi)容：VHDL語言的對象VHDL語言的數(shù)據(jù)類型VHDL語言的運(yùn)算符VHDL語言的標(biāo)識符VHDL語言的詞法單元
2009-09-28 14:32:2141 vhdl數(shù)字系統(tǒng)設(shè)計(jì)是數(shù)字電路自動化設(shè)計(jì)（EDA）入門的工具書。其內(nèi)容主要包括：用VHDL語言設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用VHDL語句
2009-10-08 21:54:010 EDA技術(shù)培訓(xùn)與VHDL之實(shí)用電路模塊設(shè)計(jì)
2009-12-05 16:31:1495 數(shù)字電池EDA入門之VHDL程序?qū)崿F(xiàn)集
2009-12-07 14:14:570 PROTEUS VSM在單片機(jī)系統(tǒng)仿真中的應(yīng)用:：介紹了單片機(jī)系統(tǒng)仿真工具PROTEUS VSM 及其在單片機(jī)系統(tǒng)仿真中的應(yīng)用，給出了具體的應(yīng)用實(shí)例，詳細(xì)地介紹了PROTEUS VSM 與Keil uVision3的接口
2010-03-20 16:39:3552 本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設(shè)計(jì)了一種新型的智能密碼鎖。它體積小、功耗低、價(jià)格便宜、安全可靠,維護(hù)和升級都十分方便,具有較好的應(yīng)用前景。
2010-08-03 16:51:430 FRED在背光板仿真中的應(yīng)用
2010-12-22 16:02:0934 實(shí)驗(yàn)八、VHDL語言的組合電路設(shè)計(jì)一? 實(shí)驗(yàn)?zāi)康?掌握VHDL語言的基本結(jié)構(gòu)及設(shè)計(jì)的輸入方法。2掌握VHDL語言的組合電路設(shè)計(jì)方法。二? 實(shí)驗(yàn)設(shè)備與儀器
2009-03-13 19:26:58
2368 【摘 要】 通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
2009-05-10 19:47:301111 
基于VHDL語言的智能撥號報(bào)警器的設(shè)計(jì)
介紹了以EDA技術(shù)作為開發(fā)手段的智能撥號報(bào)警系統(tǒng)的實(shí)現(xiàn)。本系統(tǒng)基于VHDL語言，采用FPGA作為控制核心，實(shí)現(xiàn)了遠(yuǎn)程防盜報(bào)警。該
2009-10-12 19:08:431167 
基于VHDL語言的按鍵消抖電路設(shè)計(jì)及仿真
按鍵開關(guān)是電子設(shè)備實(shí)現(xiàn)人機(jī)對話的重要器件之一。由于大部分按鍵是機(jī)械觸點(diǎn)，在觸點(diǎn)閉合和斷開時(shí)都會產(chǎn)生抖動。為避免
2010-01-04 10:39:135588 
本書比較系統(tǒng)地介紹了VHDL 的基本語言現(xiàn)象和實(shí)用技術(shù)全書以實(shí)用和可操作 為基點(diǎn)簡潔而又不失完整地介紹了VHDL 基于EDA 技術(shù)的理論與實(shí)踐方面的知識 其中包括VHDL 語句語法基礎(chǔ)知識第1 章第7 章邏輯綜合與編程技術(shù)第9 章 有限狀態(tài)機(jī)及其設(shè)計(jì)第10 章基于FPGA
2011-03-03 15:47:130 簡要介紹了 VHDL 語言進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)，并詳細(xì)說明了利用VHDL語言設(shè)計(jì)狀態(tài)機(jī)電電路的過程，最后進(jìn)行了仿真，仿真結(jié)果證明該設(shè)計(jì)能夠?qū)崿F(xiàn)狀態(tài)機(jī)電路的功能。
2011-07-18 10:31:2083 第1章-EDA設(shè)計(jì)導(dǎo)論 第2章-可編程邏輯器件設(shè)計(jì)方法 第3章-VHDL語言基礎(chǔ) 第4章-數(shù)字邏輯單元設(shè)計(jì) 第5章-VHDL高級設(shè)計(jì)技術(shù) 第6章-基于HDL和原理圖的設(shè)計(jì)輸入 第7章-設(shè)計(jì)綜合和行為仿真 第8章
2012-09-18 11:35:36550 第1章 數(shù)字系統(tǒng)EDA設(shè)計(jì)概論 第2章 可編程邏輯器件設(shè)計(jì)方法 第3章 VHDL語言基礎(chǔ) 第4章 數(shù)字邏輯單元設(shè)計(jì) 第5章 數(shù)字系統(tǒng)高級設(shè)計(jì)技術(shù)（*） 第6章 基于HDL設(shè)計(jì)輸入 第7章 基于原理圖設(shè)計(jì)輸
2012-09-18 13:38:46163 本文主要分析了QuartusⅡ的特點(diǎn)和虛擬仿真軟件的優(yōu)越性，以交通燈控制系統(tǒng)為例，介紹了在虛擬仿真軟件Multisim平臺上使用VHDL硬件描述語言進(jìn)行程序編寫、電路建模和仿真的方法。
2012-10-25 14:58:319562 
文中著重介紹了一種基于FPGA利用VHDL硬件描述語言的數(shù)字秒表設(shè)計(jì)方法，在設(shè)計(jì)過程中使用基于VHDL的EDA工具M(jìn)odelSim對各個模塊仿真驗(yàn)證，并給出了完整的源程序和仿真結(jié)果。
2012-12-25 11:19:246071 本文介紹一種利用 EDA 技術(shù) 和 VHDL 語言 ，在 MAX+PLUSⅡ環(huán)境下，設(shè)計(jì)了一種新型的智能密碼鎖。它體積小、功耗低、價(jià)格便宜、安全可靠，維護(hù)和升級都十分方便，具有較好的應(yīng)用前景。
2013-01-10 14:40:032246 PSpice教程：PSpice仿真中收斂問題的研究
2013-04-07 15:33:570 電子發(fā)燒友網(wǎng)站提供《VHDl實(shí)用教程（潘松_王國棟編著）_EDA技術(shù)叢書.txt》資料免費(fèi)下載
2015-03-11 11:46:570 三菱PLC模擬仿真中文軟件。
2016-01-14 16:46:4458 VHDL語言(修改）有需要的朋友下來看看
2016-08-05 17:32:5324 VHDL語言編程學(xué)習(xí)之VHDL硬件描述語言
2016-09-01 15:27:270 硬件描述語言VHDL的學(xué)習(xí)文檔，詳細(xì)的介紹了VHDL
2016-09-02 17:00:5312 VHDL語言要素，大學(xué)EDA課程必備資料,在實(shí)際的應(yīng)用中,VHDL仿真器講INTEGER類型的數(shù)據(jù)作為有符號數(shù)處理,而綜合器將INTEGER作為無符號數(shù)處理. VHDL綜合器要求利用RANGE子句
2016-11-21 15:40:340 VHDL入門--EDA資料，大學(xué)EDA課程必備資料，感興趣的小伙伴們可以瞧一瞧。
2016-11-21 15:40:340 MATLAB在供電系統(tǒng)仿真中的研究與應(yīng)用_張惠萍
2017-03-19 11:27:342 介紹了VHDL語言的特點(diǎn)及優(yōu)勢，表明了EDA技術(shù)的先進(jìn)性，采用自上而下的設(shè)計(jì)思路，運(yùn)用分模塊的設(shè)計(jì)方法設(shè)計(jì)了數(shù)字時(shí)鐘系統(tǒng)，并在QuartusⅡ環(huán)境下進(jìn)行編譯和仿真，完成了24 h計(jì)時(shí)和輔助功能設(shè)計(jì)
2017-11-28 14:55:5613 到一塊集成電路中是現(xiàn)在數(shù)字電子技術(shù)教學(xué)的重要內(nèi)容。 要讓同學(xué)學(xué)會VHDL，教師首先應(yīng)該自己先學(xué)會，但是學(xué)習(xí)VHDL語言需要能提供文件輸入，邏輯綜合、編譯和仿真的語言環(huán)境，現(xiàn)在向各位推薦一個語言環(huán)境ALTERA公司的Max+plusⅡ軟件，該軟件可以以圖形方式、文
2017-12-05 09:00:3120 在世界范圍內(nèi)，關(guān)于VHDL在多個領(lǐng)域尤其在芯片，系統(tǒng)設(shè)計(jì)方面的應(yīng)用研究已經(jīng)取得眾多矚目成果。而將VHDL與醫(yī)學(xué)相結(jié)合，勢必成為電子自動化設(shè)計(jì)(EDA)一個全新的研究方向，本文主要研究將EDA通過VHDL應(yīng)用于醫(yī)學(xué)，以對脈搏的測量為例，以實(shí)現(xiàn)數(shù)字系統(tǒng)對人體多種生理活動及生理反應(yīng)的直觀精確測量。
2018-05-23 11:17:001729 
VHDL語言是一種在EDA設(shè)計(jì)中廣泛流行的硬件描述語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL語言的句法、語言形式和描述風(fēng)格十分類似于一般的計(jì)算機(jī)高級語言，是目前硬件描述語言中應(yīng)用最為廣泛的一種。
2018-03-30 16:04:2721 本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL教程之VHDL語言元素的詳細(xì)資料概述一內(nèi)容包括了：1. VHDL語言的客體2 VHDL語言的數(shù)據(jù)類型3 VHDL數(shù)據(jù)類型轉(zhuǎn)換4 VHDL詞法規(guī)則與標(biāo)識符
2018-11-05 08:00:000 本文檔的主要內(nèi)容詳細(xì)介紹的是EDA教程之VHDL語法補(bǔ)充說明詳細(xì)資料說明主要內(nèi)容是：1、VHDL庫 2、子程序調(diào)用 3、VHDL編程的結(jié)構(gòu) 4、 VHDL文字規(guī)則 5、數(shù)據(jù)類型 6、基本語句
2018-11-09 08:00:000 本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL硬件描述語言入門教程資料免費(fèi)下載包括了：1. VHDL語言基礎(chǔ)，2. VHDL基本結(jié)構(gòu)，3. VHDL語句，4. 狀態(tài)機(jī)在VHDL中的實(shí)現(xiàn)，5. 常用電路VHDL程序，6. VHDL仿真，7. VHDL綜合
2019-04-08 08:00:0041 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL語言設(shè)計(jì)比較器與實(shí)時(shí)仿真的資料合集免費(fèi)下載。
2019-06-03 08:00:000 應(yīng)用VHDL語言編程，進(jìn)行了多功能數(shù)字鐘的設(shè)計(jì)，并在MAX PLUSⅡ環(huán)境下通過了編譯、仿真、調(diào)試。
2019-06-11 08:00:000 在VHDL程序中，實(shí)體（ENTITY）和結(jié)構(gòu)體（ARCHITECTURE）這兩個基本結(jié)構(gòu)是必須的，他們可以構(gòu)成最簡單的VHDL程序。通常，最簡單的VHDL程序結(jié)構(gòu)中還包含另一個最重要的部分，即庫（LIBRARY）和程序包（PACKAGE）。
2020-04-23 15:43:384224 VHDL是一種用來描述數(shù)字邏輯系統(tǒng)的“編程語言”。它通過對硬件行為的直接描述來實(shí)現(xiàn)對硬件的物理實(shí)現(xiàn)，代表了當(dāng)今硬件設(shè)計(jì)的發(fā)展方向。VHDL是為了滿足邏輯設(shè)計(jì)過程中的各種需求而設(shè)計(jì)的。
2020-04-23 15:51:032362 
什么是vhdl語言 VHDL 的英文全名是VHSIC Hardware Description Language（VHSIC硬件描述語言）。VHSIC是Very High Speed
2020-04-23 15:58:4910242 本文檔的主要內(nèi)容詳細(xì)介紹的是基于VHDL硬件描述語言實(shí)現(xiàn)CPSK調(diào)制的程序及仿真。
2021-01-19 14:34:1511 前面已經(jīng)講述了VHDL語法和建模，VHDL程序作為硬件的描述語言，可以實(shí)現(xiàn)仿真測試，包括RTL門級仿真和布線布局后仿真。通過仿真，可以很容易驗(yàn)證VHDL程序以及其描述硬件的正確性。本章將講述如何建立VHDL程序的仿真模型和平臺，以及ⅤHDL語言的具體仿真過程
2021-01-20 17:03:5414 VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍，無論是哪種語言，仿真都是必不可少的。而且隨著設(shè)計(jì)復(fù)雜度的提高，仿真工具的重要性就越來越凸顯出來。在一些
2021-08-04 14:16:443307 SystemView在通信系統(tǒng)仿真中的應(yīng)用研究(依工測試測量儀器)-該文檔為SystemView在通信系統(tǒng)仿真中的應(yīng)用研究講解文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-30 12:10:148 Vivado 仿真器支持混合語言項(xiàng)目文件及混合語言仿真。這有助于您在 VHDL 設(shè)計(jì)中包含 Verilog 模塊，反過來也是一樣。 本文主要介紹使用 Vivado 仿真器進(jìn)行混合語言仿真的一些要點(diǎn)
2021-10-28 16:24:492774 目前市面上能支持HDL語言聯(lián)合仿真的電源仿真軟件并不多，能支持VHDL聯(lián)合仿真的就更少了，PSIM軟件支持VHDL及verilogHDL聯(lián)合仿真，這樣對于快速驗(yàn)證HDL實(shí)現(xiàn)的新想法是十分便捷的。
2023-05-23 11:38:101714 
EDA技術(shù)和VHDL是緊密相連的。在EDA設(shè)計(jì)中，VHDL通常用于描述數(shù)字電路的功能和行為，并通過邏輯分析器、仿真器等工具進(jìn)行仿真、分析和驗(yàn)證。EDA技術(shù)則提供通用的集成設(shè)計(jì)平臺和工具來支持VHDL的設(shè)計(jì)、仿真、綜合和布局等流程。
2023-08-09 12:41:001105 VHDL （VHSIC Hardware Description Language），是一種硬件描述語言，可以用于描述電路的結(jié)構(gòu)、功能和行為等，并進(jìn)行仿真和驗(yàn)證。VHDL具有規(guī)范性、綜合性和模擬性等特點(diǎn)，已被廣泛應(yīng)用于數(shù)字電路的設(shè)計(jì)和仿真中。
2023-09-29 10:40:00554 詳解部分元等效電路法在電磁仿真中的應(yīng)用
2023-12-07 14:42:28280 
上周微信群里的一個小伙伴提到的一個關(guān)于仿真中不達(dá)預(yù)期的一個問題，其中牽涉到關(guān)于仿真中信號競爭等問題。這個問題之前算是不求甚解。
2023-11-25 14:23:22271 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論