亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

• FPGA入門：數(shù)字電路基礎(chǔ)知識——組合邏輯電路

  四選一只需兩位地址輸入，四個輸入狀態(tài)選擇其中一個 而八選一需要三位地址輸入，八個輸入狀態(tài)選擇其中一個，利用S’作為第三個地址輸入端 因此可以利用這兩個四選一選擇器接成一個八選一的選擇器...

  5600次閱讀 · 0評論 電路設(shè)計數(shù)字電路數(shù)據(jù)選擇器

• FPGA內(nèi)部詳細架構(gòu)解析

  FPGA 芯片整體架構(gòu)如下所示，大體按照時鐘域劃分的，即根據(jù)不同的工藝、器件速度和對應(yīng)的時鐘進行劃分。...

  2589次閱讀 · 0評論 fpgaRAM可編程邏輯架構(gòu)

• 基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計

  TL6678ZH-EVM開發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計。...

  5314次閱讀 · 0評論 處理器dspfpgaarm開發(fā)板

• FPGA存儲單元的四種調(diào)用方法

  首先，什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語的例化和使用方式一樣?？梢栽赩ivado中的Tools->Language Templates中查看都有哪些XPM可以例化。...

  1733次閱讀 · 0評論 fpga存儲單元XilinxXPMVivado

• FPGA的同步信號和亞穩(wěn)態(tài)項目開發(fā)設(shè)計

  讓我們從觸發(fā)器開始，所有觸發(fā)器都有一個圍繞活動時鐘沿的建立（setup time）和保持窗口（hold time），在此期間數(shù)據(jù)不得更改。...

  779次閱讀 · 0評論 fpgafifo觸發(fā)器XPM

• 如何利用FPGA硬件并行的優(yōu)勢設(shè)計高速高精度聲源定位系統(tǒng)

  我們決定利用麥克風陣列獲取聲音信號，使用 FPGA 技術(shù)計算聲音的位置， 使用 OPENMV 實現(xiàn)圖像的抓拍，最終實現(xiàn)對鳴笛車輛的準確定位。...

  2041次閱讀 · 0評論 處理器fpga硬件攝像頭

• FPGA設(shè)計高級技巧(Xilinx篇）

  隨著HDL （Hardware Description Language，硬件描述語言）語言、綜合工具及其它相關(guān)工具的推廣，使廣大設(shè)計工程師從以往煩瑣的畫原理圖、連線等工作解脫開來，能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上，極大地提高了工作效率。...

  1025次閱讀 · 0評論 fpgaXilinxHDL語言

• Xilinx的FPGA未來又將如何發(fā)展

  Versal HBM 設(shè)備擁有兩倍大的數(shù)據(jù)庫，并且以兩倍的速度導(dǎo)出建議。右側(cè)的實時欺詐檢測基準也具有相同的相對性能。 Thompson 說，這是考慮如何使用 Versal HBM 設(shè)備的另一種方式。...

  2041次閱讀 · 0評論 fpgacpugpuXilinx以太網(wǎng)控制器

• FPGA常見的IO接口標準設(shè)置

  最近準備采用Xilinx FPGA進行多機通信，即主FPGA芯片將采集到的不同層的圖像數(shù)據(jù)流分別輸出給對應(yīng)的4塊從FPGA芯片中，主從FPGA之間的連接機制采用星形拓撲結(jié)構(gòu)。經(jīng)計算，圖像數(shù)據(jù)流接口速率需要數(shù)百兆比特/秒，因此需要調(diào)研FPGA支持的常見IO接口標準，及每種接口的應(yīng)用場合。...

  6068次閱讀 · 0評論 fpga電阻IO接口

• 基于FPGA的IDELAY2/ODELAY2

  設(shè)備 IO 結(jié)構(gòu)中一個經(jīng)常被忽視的功能是 IDELAY2 和 ODELAY2 原語。這些原語為開發(fā)人員提供了一個由 32 個抽頭組成的可編程延遲線，可提供可調(diào)節(jié)或固定的延遲。...

  2732次閱讀 · 0評論 fpga波形

• FPGA內(nèi)ARP和ICMP的關(guān)系

  FPGA數(shù)據(jù)處理中常用的一些IP核有網(wǎng)口ETH核、DDR核、CORDIC核、DDS核、加法器、乘法器、濾波器IP、FFT等IP核，這些IP核熟練使用能減少很多工作量和提高代碼的穩(wěn)定性。...

  2559次閱讀 · 0評論 fpga芯片濾波器ARP

• FPGA流水燈的設(shè)計流程

  完成項目需求分析、電路圖分析以及方案設(shè)計后，接下來可以進行FPGA設(shè)計了。如果用戶的計算機已安裝云源軟件GOWIN FPGA Designer，雙擊桌面上的程序圖標，即可打開GOWIN FPGA Designer。在工作界面中依次單擊菜單“File→New”，可打開新建工程（Projects）或文件...

  1943次閱讀 · 0評論 fpgaledVerilog流水燈

• 基于FPGA圖像處理的視頻流實時處理系統(tǒng)

  PYNQ-Z2 是基于 Xilinx ZYNQ-7000 FPGA 的平臺，除繼承了傳統(tǒng) ZYNQ 平 臺的強大處理性能外，還兼容 Arduino 接口與標準樹莓派接口，這使得 PYNQZ2 的具有極大的可拓展性與開源性。...

  3083次閱讀 · 0評論 fpga圖像處理Xilinx智能相機

• 復(fù)位信號如何影響FPGA資源利用率

  在數(shù)字系統(tǒng)設(shè)計中，我們傳統(tǒng)上都認為，應(yīng)該對所有的觸發(fā)器設(shè)置一個主復(fù)位，這樣將大大方便后續(xù)的測試工作。...

  766次閱讀 · 0評論 fpga觸發(fā)器復(fù)位信號

• 基于ASIC單個模塊的設(shè)計/優(yōu)化思路

  ASIC設(shè)計中詳細設(shè)計方案的確定非常重要，同樣的設(shè)計，別人可以用比你小30%的面積和少30%的處理時間來實現(xiàn)，這才是設(shè)計工程師的價值體現(xiàn)之處。...

  720次閱讀 · 0評論 芯片asic寄存器

• FPGA編程三大范例

  雖然 FPGA 可使用 Verilog 或 VHDL 等低層次硬件描述語言 (HDL) 來編程，但現(xiàn)在已有多種高層次綜合 (HLS) 工具可以采用以 C/C++ 之類的更高層次的語言編寫的算法描述，并將其轉(zhuǎn)換為 Verilog 或 VHDL 等低層次的硬件描述語言。隨后，下游工具即可對轉(zhuǎn)換后的語言進...

  1433次閱讀 · 0評論 fpgaVerilog編程語言

• 數(shù)字硬件建模SystemVerilog篇OpenFPGA介紹

  專用的RTL程序。Always_ff、always_comb和always_latch專用always程序塊的行為與通用always程序塊相同，但會施加綜合所需的特殊編碼限制。...

  1715次閱讀 · 0評論 fpga編譯器RTL編程

• FPGA技術(shù)：了解HLS的實現(xiàn)機理

  軟件編譯器講高級語言翻譯成為機器語言。主要關(guān)注的語言的語法轉(zhuǎn)換規(guī)則，相比之下，HLS 的翻譯難度更大一些，模塊中的語句形式上是前后順序排列。但是HLS盡力轉(zhuǎn)換成為并行執(zhí)執(zhí)行的硬件邏輯。...

  2344次閱讀 · 0評論 C語言

• 基于FPGA的SEA開發(fā)板的飛機大戰(zhàn)游戲

  系統(tǒng)硬件由 SEA 開發(fā)板（型號 xc7s25ftgb196-1）、游戲手柄拓展板和 HDMI 顯示屏組成。FPGA 讀取按鍵和搖桿的狀態(tài)，來控制游戲顯示的內(nèi)容， 其中，F(xiàn)PGA 通過 IIC 方式來讀取搖桿的狀態(tài)。...

  1152次閱讀 · 1評論 fpga開發(fā)板

• FPGA的配置模式

  盡管FPGA的配置模式各不相同，但整個配置過程中FPGA的工作流程是一致的，分為三個部分：設(shè)置、加載、啟動。...

  2099次閱讀 · 0評論 fpga配置
首頁上一頁2829303132下一頁末頁