亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

電子發(fā)燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態(tài)的最佳平臺。

• FPGA程序時序錯誤對雷達抗干擾的影響

  時序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過附加約束條件可以使綜合布線工具調整映射和布局布線過程，使設計達到時序要求。...

  2304次閱讀 · 0評論 fpga雷達干擾

• 為什么FPGA難學？FPGA的內部結構解析

  “時鐘是時序電路的控制者”這句話太經典了，可以說是FPGA設計的圣言。FPGA的設計主要是以時序電路為主，因為組合邏輯電路再怎么復雜也變不出太多花樣，理解起來也不沒太多困難。...

  861次閱讀 · 0評論 fpgaHDL觸發(fā)器

• AMD-XilinxFPGA解決傳輸中的信號完整性方案

  LPM模式下應用接收的線性濾波器，可衰減低頻信號分量，放大奈奎斯特頻率附近的分量，并衰減更高頻率，這樣就抵消了通道的低通特性。...

  1440次閱讀 · 0評論 fpgapcb信號完整性

• FPGA/CPLD設計的8個常見問題

  數(shù)據(jù)接口的同步是 FPGA/CPLD 設計的一個常見問題，也是一個重點和難點，很多設計不穩(wěn)定都是源于數(shù)據(jù)接口的同步有問題。在電路圖設計階段，一些工程師手工加入 BUFT 或者非門調整數(shù)據(jù)延遲，從而保證本級模塊的時鐘對上級模塊數(shù)據(jù)的建立、保持時間要求。...

  1652次閱讀 · 0評論 fpgapcbcpldC語言異步電路

• 簡談Xilinx FPGA原理及結構

  FPGA是在PAL、PLA和CPLD等可編程器件的基礎上進一步發(fā)展起來的一種更復雜的可編程邏輯器件。它是ASIC領域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。...

  2843次閱讀 · 0評論 fpgaXilinxpalLUT可編程邏輯器件

• FPGA之組合邏輯與時序邏輯、同步邏輯與異步邏輯的概念

  數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類：一類叫做組合邏輯電路，簡稱組合電路或組合邏輯;另一類叫做時序邏輯電路，簡稱時序電路或時序邏輯。...

  1334次閱讀 · 0評論 fpga邏輯電路時序邏輯電路組合邏輯電路

• ASIC芯片設計之UVM驗證

  百度百科對UVM的釋義如下：通用驗證方法學（Universal Verification Methodology, UVM）是一個以SystemVerilog類庫為主體的驗證平臺開發(fā)框架，驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環(huán)境。...

  2132次閱讀 · 0評論 asicUVM

• 相比CPU、GPU、ASIC，F(xiàn)PGA的優(yōu)勢

  通用處理器（CPU）的摩爾定律已入暮年，而機器學習和 Web 服務的規(guī)模卻在指數(shù)級增長。 人們使用定制硬件來加速常見的計算任務，然而日新月異的行業(yè)又要求這些定制的硬件可被重新編程來執(zhí)行新類型的計算任...

  1090次閱讀 · 0評論 fpgacpugpu

• 了解FPGA比特流結構

  比特流是一個常用詞匯，用于描述包含F(xiàn)PGA完整內部配置狀態(tài)的文件，包括布線、邏輯資源和IO設置。大多數(shù)現(xiàn)代FPGA都是基于SRAM的，包括Xilinx Spartan 和Virtex 系列。在FPGA上電或隨后的FPGA重新配置期間，比特流從外部諸如閃存這樣的非易失性存儲器中讀取，通過FPGA配置控...

  1589次閱讀 · 0評論 fpgasramXilinx比特流

• FPGA User Guide之report_cdc

  report_cdc 可以報告設計中所有的 cdc 路徑并將其分類（前提是時鐘被約束好），我們可以基于該報告來檢查設計中是否有不安全的 cdc 路徑。...

  1724次閱讀 · 4評論 fpgaCDCREPORT時鐘域

• FPGA工作原理與簡介

  如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為ASIC領域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。...

  2139次閱讀 · 0評論 fpgaasicLUT可編程器件

• 基于FPGA的低功耗設計方案

  整個FPGA設計的總功耗由三部分功耗組成：1. 芯片靜態(tài)功耗；2. 設計靜態(tài)功耗；3. 設計動態(tài)功耗。...

  1460次閱讀 · 0評論 fpgapcb

• FPGA時鐘系統(tǒng)的移植

  ASIC 和FPGA芯片的內核之間最大的不同莫過于時鐘結構。ASIC設計需要采用諸如時鐘樹綜合、時鐘延遲匹配等方式對整個時鐘結構進行處理，但是 FPGA設計則完全不必。...

  1181次閱讀 · 0評論 fpgaASIC設計時鐘系統(tǒng)
  

• 相比CPU、GPU、ASIC，F(xiàn)PGA有什么優(yōu)勢

  CPU、GPU 都屬于馮·諾依曼結構，指令譯碼執(zhí)行、共享內存。FPGA 之所以比 CPU 甚至 GPU 能效高，本質上是無指令、無需共享內存的體系結構帶來的福利。...

  1959次閱讀 · 1評論 fpgacpugpu機器學習

• 基于FPGA的整數(shù)倍分頻器設計

  偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進行計數(shù)就能實現(xiàn)。如需要N分頻器（N為偶數(shù)），就可以由待分頻的時鐘觸發(fā)計數(shù)器進行計數(shù)，當計數(shù)器從0計數(shù)到N/2-1時，將輸出時鐘進行翻轉，并給計數(shù)器一個復位信號，以使下一個時鐘開始從零計數(shù)。...

  1292次閱讀 · 0評論 fpga分頻器

• FPGA開發(fā)板為什么要使用SDRAM呢

  SDRAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統(tǒng)總線 同步。...

  1019次閱讀 · 0評論 控制器SDRAMDDRFPGA開發(fā)板
  

• 基于FPGA/SoC的設計為什么在激光雷達業(yè)界占據(jù)主流呢

  而我們一般說的雷達（Radar）又是什么意思呢？它的名字Radar的全稱是Radio Detection And Ranging，翻譯過來，是“無線電的探測和測量”。...

  2496次閱讀 · 0評論 無線電激光雷達可編程邏輯器件ADAS系統(tǒng)

• 基于RISC-V加速器實現(xiàn)FPGA CNN異構的控制方案

  本文提出了一種更高效、更通用的卷積加速器。提出的加速器峰值性能達到153.6GOP/s，僅占用14K LUT、32個DRM和208個APM。...

  1419次閱讀 · 0評論 fpgaRISC-V

• 基于LFSR偽隨機數(shù)的FPGA產生

  通過一定的算法對事先選定的隨機種子(seed)做一定的運算可以得到一組人工生成的周期序列，在這組序列中以相同的概率選取其中一個數(shù)字，該數(shù)字稱作偽隨機數(shù)，由于所選數(shù)字并不具有完全的隨機性，但是從實用的角度而言，其隨機程度已足夠了。...

  976次閱讀 · 0評論 fpgaD觸發(fā)器LFSR

• 玩轉FPGA的6種技術分析

  FPGA固有的并行執(zhí)行要求邏輯電路獨立元件可在不用時間脈沖下驅動。在不同運行速度下的邏輯電路之間傳遞數(shù)據(jù)是很棘手的。使用先進先出（FIFO）緩沖器時，板載存儲器可用來是傳輸更加平穩(wěn)。...

  1115次閱讀 · 0評論 fpga觸發(fā)器可編程邏輯
首頁上一頁2526272829下一頁末頁