完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129481次 帖子:5357個(gè)
FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器
本文是本系列的第五篇,本文主要介紹FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器,xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開(kāi)發(fā)使用。
Vivado是一個(gè)非常強(qiáng)大的工具,但是在一些方面可能不能完全滿足我們的需求,比如代碼編輯器的功能。幸運(yùn)的是,Vivado允許我們關(guān)聯(lián)第三方編輯器來(lái)擴(kuò)展其...
以前總是沒(méi)有記錄的習(xí)慣,導(dǎo)致遇到問(wèn)題時(shí)總得重新回憶與摸索,大大降低了學(xué)習(xí)效率,從今天開(kāi)始決定改掉這個(gè)壞毛病,認(rèn)真記錄自己的Verilog學(xué)習(xí)之路,希...
FPGA零基礎(chǔ)學(xué)習(xí):數(shù)字電路中的時(shí)序邏輯
大俠好,歡迎來(lái)到FPGA技術(shù)江湖。本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開(kāi)始,最詳細(xì)操作步驟,最直白的言語(yǔ)描述,手把手的“傻瓜式”講解...
智慧醫(yī)療變革 AI加持實(shí)現(xiàn)更快速準(zhǔn)確的判斷 醫(yī)學(xué)影像的未來(lái)方向
新冠疫情已基本宣告結(jié)束,但其給醫(yī)療系統(tǒng)帶來(lái)的巨大沖擊,仍值得我們深思。除了這種大規(guī)模突發(fā)性傳染病帶來(lái)的意外影響外,醫(yī)療系統(tǒng)還面臨著整個(gè)人類社會(huì)長(zhǎng)期人口老...
Versal CPM AXI Bridge模式的地址轉(zhuǎn)換
Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block fo...
如何通過(guò)Vivado Synthesis中的URAM矩陣自動(dòng)流水線化來(lái)實(shí)現(xiàn)最佳時(shí)序性能
UltraRAM 原語(yǔ)(也稱為 URAM)可在 Xilinx UltraScale + 架構(gòu)中使用,而且可用來(lái)高效地實(shí)現(xiàn)大容量深存儲(chǔ)器。由于大小和性能方...
流水線設(shè)計(jì)通??梢栽谝欢ǔ潭壬咸嵘到y(tǒng)的時(shí)鐘頻率,因此常常作為時(shí)序性能優(yōu)化的一種常用技巧。如果某個(gè)原本單個(gè)時(shí)鐘周期完成的邏輯功能塊可以進(jìn)一步細(xì)分為若干個(gè)...
關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語(yǔ)法和在 Vivado 中的 應(yīng)用展開(kāi),繼上篇《用 Tcl 定制 Vivado 設(shè)計(jì)實(shí)現(xiàn)流程...
2023-05-05 標(biāo)簽:fpgaIC設(shè)計(jì)Xilinx 3.9k 0
用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析
在進(jìn)行FPGA的設(shè)計(jì)時(shí),經(jīng)常會(huì)需要在綜合、實(shí)現(xiàn)的階段添加約束,以便能夠控制綜合、實(shí)現(xiàn)過(guò)程,使設(shè)計(jì)滿足我們需要的運(yùn)行速度、引腳位置等要求。通常的做法是設(shè)計(jì)...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |