完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vivado
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。
文章:628個 瀏覽:70347次 帖子:961個
														如何使用Vivado功能創(chuàng)建AXI外設(shè)
了解如何使用Vivado的創(chuàng)建和封裝IP功能創(chuàng)建可添加自定義邏輯的AXI外設(shè),以創(chuàng)建自定義IP。
														用于定時關(guān)閉的UltraFast Vivado設(shè)計(jì)方法
本培訓(xùn)中概述的方法將使您能夠?qū)崿F(xiàn)時序收斂的“簽核”質(zhì)量XDC約束。 無論復(fù)雜程度如何,這種方法還可以使您更快地實(shí)現(xiàn)時序收斂......
如何使用Vivado中的Synopsys VCS仿真器進(jìn)行仿真
了解如何使用Vivado中的Synopsys VCS仿真器使用MicrBlaze IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,為IP或整個項(xiàng)目生成...
如何使用Synopsys VCS仿真器進(jìn)行ZYNQ BFM IPI設(shè)計(jì)仿真
了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,為IP或整個項(xiàng)目生成仿...
All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化
推出ASIC級全可編程架構(gòu)
如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互
了解Vivado中的Logic Debug功能,如何將邏輯調(diào)試IP添加到設(shè)計(jì)中,以及如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互。
														Vivado Design Suite 2017.1的新功能介紹
此視頻重點(diǎn)介紹了新的Vivado Design Suite 2017.1版本的增強(qiáng)功能,包括操作系統(tǒng)和設(shè)備支持,新外觀,部分重新配置廣泛可用性等等......
2018-11-30 標(biāo)簽:賽靈思操作系統(tǒng)vivado 3.2k 0
第二項(xiàng)是器件添加,只有選擇了相應(yīng)的器件,你的IP核才能在那個器件里被使用。單擊器件,右鍵——Add——Add Family Explicitiy,于是便...
														Vivado工程經(jīng)驗(yàn)與各種時序約束技巧分享
首先強(qiáng)烈推薦閱讀官方文檔UG903和UG949,這是最重要的參考資料,沒有之一。它提倡要在設(shè)計(jì)的早期階段就要排除問題,越到后期時序的改善就越困難。其中H...
本文通過一個簡單的例子,介紹Vivado 下的仿真過程。主要參考了miz702的教程,同時也參考了Xilinx的ug937, xapp199.。
基于Vivado HLS的計(jì)算機(jī)視覺開發(fā)
OPENCV(Open Source Computer Vision)被廣泛的使用在計(jì)算機(jī)視覺開發(fā)上。使用Vivado HLS視頻庫在zynq-7000...
2018-11-10 標(biāo)簽:soc計(jì)算機(jī)Vivado 1.7k 0
Zybo Board開發(fā)Digilent升級和項(xiàng)目設(shè)計(jì)
由于 Digilent 提供的 git 版本的 Zybo board 配置文件 會因?yàn)?Xilinx 的 Vivado 開發(fā)工具的版本升級而變成版本不匹...
														在Vivado中新建IO Planning工程來初步引腳分配
在Vivado中新建IO Planning工程來初步引腳分配,這樣會大大提高開發(fā)效率 在這里,你可以選擇最右側(cè)的開發(fā)板型號,也可以選擇Part,具體的...
														基于Vivado高層次綜合工具評估IQ數(shù)據(jù)的無線電設(shè)備接口壓縮算法設(shè)計(jì)
我們使用 Vivado ?Design Suite 的高層次綜合 (HLS) 工具來評估針對 E-UTRA I/Q 數(shù)據(jù)的開放無線電設(shè)備接口 (ORI...
數(shù)字電路設(shè)計(jì)中一般包括3個大的階段:源代碼輸入、綜合和實(shí)現(xiàn),而電路仿真的切入點(diǎn)也基本與這些階段相吻合,根據(jù)適用的設(shè)計(jì)階段的不同仿真可以分為RTL行為級仿...
Vivado軟件仿真DDS核的過程中應(yīng)該注意的問題
本人需要利用Vivado軟件中的DDS核生成一個正弦信號。由于后期還要生成線性調(diào)頻信號,如果直接編寫代碼生成比特流文件下載到板子上進(jìn)行驗(yàn)證會使工作的效率...
														
							通常當(dāng)你需要解決一個問題時,變化會影響設(shè)計(jì)的其他部分,從而不可避免地會出現(xiàn)其他問題。在2017.3我們推出了一項(xiàng)新功能可以幫助您解決這個問題。該功能被稱...
2018-06-01 標(biāo)簽:Vivado 6.4k 0
               換一批
          編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 | 
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI | 
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 | 
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 | 
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST | 
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip | 
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA | 
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads | 
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus | 
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow | 
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS | 
| DuerOS | Brillo | Windows11 | HarmonyOS |