verilog

+關(guān)注30人關(guān)注

Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Description Language），以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

文章：711個(gè) 瀏覽：113948次帖子：943個(gè)

全部技術(shù) 資訊資料帖子視頻產(chǎn)品方案企業(yè)

verilog技術(shù)

FPGA的原理與結(jié)構(gòu) 如何快速上手Verilog HDL?

FPGA的原理是基于SRAM的查找表結(jié)構(gòu)。通俗的講就是：可以將FPGA看做是一片SRAM，利用開發(fā)工具軟件計(jì)算出所有的輸入組合排列對(duì)應(yīng)的輸出結(jié)果，然后將...

2023-03-24 標(biāo)簽：fpga Verilog HDL 647 0

size()和$size這兩種方式有什么樣的區(qū)別呢？

在使用SystemVerilog或者UVM進(jìn)行編碼的過(guò)程中，經(jīng)常會(huì)用到數(shù)組（包括隊(duì)列等），經(jīng)常需要對(duì)這些數(shù)組進(jìn)行遍歷

2023-03-23 標(biāo)簽：Verilog UVM 3.9k 0

verilog中的task用法

任務(wù)就是一段封裝在“task-endtask”之間的程序。任務(wù)是通過(guò)調(diào)用來(lái)執(zhí)行的，而且只有在調(diào)用時(shí)才執(zhí)行，如果定義了任務(wù)，但是在整個(gè)過(guò)程中都沒有調(diào)用它，...

2023-03-23 標(biāo)簽：Verilog 端口程序 1.9k 0

如何構(gòu)建一款先進(jìn)的數(shù)字仿真器？

數(shù)字仿真器（Simulator）是一種大型EDA工業(yè)軟件，是數(shù)字驗(yàn)證領(lǐng)域的基礎(chǔ)工具之一，也是為數(shù)不多的簽核（sign-off）級(jí)工具。

2023-03-22 標(biāo)簽：EDA工具仿真器 Verilog 1.4k 0

FPGA入門之信號(hào)類型

Verilog HDL 的信號(hào)類型有很多種，主要包括兩種數(shù)據(jù)類型：線網(wǎng)類型(net type) 和寄存器類型（ reg type）。在進(jìn)行工程設(shè)計(jì)的過(guò)程...

2023-03-21 標(biāo)簽：寄存器數(shù)據(jù)Verilog 2.1k 0

FPGA入門之模塊結(jié)構(gòu)

模塊（ module）是 Verilog 的基本描述單位，是用于描述某個(gè)設(shè)計(jì)的功能或結(jié)構(gòu)及與其他模塊通信的外部端口。模塊在概念上可等同一個(gè)器件...

2023-03-21 標(biāo)簽：模塊 cpu Verilog 2.4k 0

FPGA中何時(shí)用組合邏輯或時(shí)序邏輯

數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路。時(shí)序邏輯電路是由組合邏輯電路和時(shí)序邏輯器件構(gòu)成（觸發(fā)器），即數(shù)字邏輯電路是由組合邏輯和時(shí)序邏輯器件構(gòu)成。

2023-03-21 標(biāo)簽：fpga Verilog 組合邏輯 1.3k 0

Verilog HDL之步進(jìn)電機(jī)驅(qū)動(dòng)控制

步進(jìn)電機(jī)的用途還是非常廣泛的，目前打印機(jī)，繪圖儀，機(jī)器人等等設(shè)備都以步進(jìn)電機(jī)為動(dòng)力核心。那么，下面我們就了解下什么是步進(jìn)電機(jī)，它是怎么控制的。

2023-03-17 標(biāo)簽：電動(dòng)機(jī)步進(jìn)電機(jī)Verilog 1.4k 0

SystemVerilog中“軟約束”與“硬約束”的應(yīng)用示例

示例中采用的是“硬約束”，因?yàn)槎x在類中的約束與隨機(jī)時(shí)指定的內(nèi)嵌約束“矛盾”，所以導(dǎo)致約束解析器解析隨機(jī)失敗，即“硬約束”要求所有相關(guān)的約束條件不能互相...

2023-03-15 標(biāo)簽：Verilog System 6.1k 0

讓ChatGPT跑個(gè)VCS仿真真的能實(shí)現(xiàn)嗎？

讓ChatGPT偽裝成Linux終端。然后把執(zhí)行指令和你告訴它的話區(qū)別開來(lái)，這里用{}代表告訴它的話，而不帶{}統(tǒng)統(tǒng)是Linux指令。

2023-03-15 標(biāo)簽：Linux Verilog VCS 1.5k 0

IC驗(yàn)證中的打包思想簡(jiǎn)析

System Verilog（SV）語(yǔ)言的Class本身就帶有“打包”的基因。眾所周知，SV語(yǔ)言的很多特性是派生自C++語(yǔ)言的。

2023-03-15 標(biāo)簽：IC設(shè)計(jì)Verilog C++語(yǔ)言 1.3k 0

在FPGA設(shè)計(jì)中怎么應(yīng)用ChatGPT？

科技即生產(chǎn)力，最近，OpenAI 發(fā)布了 ChatGPT，在各大論壇和許多網(wǎng)站上受到了廣泛關(guān)注，ChatGPT是由 OpenAI 提出的大型預(yù)訓(xùn)練語(yǔ)言模...

2023-03-14 標(biāo)簽：fpga Verilog 代碼 2.4k 0

編寫一個(gè)創(chuàng)建模塊dut實(shí)例的測(cè)試平臺(tái)

編寫一個(gè)創(chuàng)建模塊dut實(shí)例（具有任何實(shí)例名稱）的測(cè)試平臺(tái)，并創(chuàng)建一個(gè)時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)模塊的clk輸入。時(shí)鐘周期為 10 ps。時(shí)鐘應(yīng)初始化為零，其第一個(gè)轉(zhuǎn)...

2023-03-13 標(biāo)簽：Verilog HDL 時(shí)鐘信號(hào) 1.9k 0

FPGA設(shè)計(jì)總結(jié)十五條

Verilog作為一種HDL語(yǔ)言，對(duì)系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級(jí)（system）、算法級(jí)（Algorithm）、寄存器傳輸級(jí)（R...

2023-03-06 標(biāo)簽：fpga Verilog HDL 1.4k 0

一些有趣的數(shù)組相關(guān)的SystemVerilog約束

我們?cè)诠ぷ髦谐３?huì)針對(duì)數(shù)組施加各式的約束，下面列舉一下有趣的Systemverilog數(shù)組約束示例。

2023-03-08 標(biāo)簽：Verilog System 代碼 1.6k 0

SystemVerilog coding過(guò)程中你在哪里聲明臨時(shí)變量

眾所周知，語(yǔ)句塊中需要用到的變量只能在語(yǔ)句塊最開始定義。

2023-03-08 標(biāo)簽：Verilog System 變量 1.2k 0

使用SystemVerilog解決數(shù)組問(wèn)題

數(shù)獨(dú)是一種非常流行的游戲，數(shù)獨(dú)本質(zhì)上也是一個(gè)約束問(wèn)題，所以我們可以讓SystemVerilog的約束求解器來(lái)幫助我們解決。約束求解器的精妙之處就是，我...

2023-03-08 標(biāo)簽：Verilog System 約束 2.2k 0

Xilinx RapidIO核例子工程源碼分析

srio_quick_start模塊在頂層srio_example_top.v中例化，它與IP核的維護(hù)端口相連用來(lái)產(chǎn)成維護(hù)事務(wù)，維護(hù)事務(wù)在mainten...

2023-03-03 標(biāo)簽：fpga 模塊 Xilinx 3.9k 0

聊聊SystemVerilog編碼層面提速的若干策略

隨著設(shè)計(jì)復(fù)雜度和規(guī)模增加，驗(yàn)證平臺(tái)復(fù)雜度跟著增加。驗(yàn)證平臺(tái)的仿真速度問(wèn)題成為驗(yàn)證過(guò)程中一個(gè)重要問(wèn)題。

2023-02-20 標(biāo)簽：Verilog 計(jì)數(shù)器編譯器 1k 0

FPGA數(shù)字圖像處理基礎(chǔ)：色彩空間轉(zhuǎn)換(Verilog)

色彩本質(zhì)上是不同頻率的光，人眼對(duì)于不同頻率光線的不同感受產(chǎn)生主觀感知，從而得以區(qū)分不同的顏色。盡管從客觀上而言，色彩僅僅是不同頻率的光，但從視覺角度而言...

2023-02-17 標(biāo)簽：fpga 色彩 RGB 8.5k 0

1... 上一頁(yè) 12 13 141516 17 18 下一頁(yè) 28

相關(guān)話題

換一批

Protues

Protues

+關(guān)注

Proteus軟件是英國(guó)Lab Center Electronics公司出版的EDA工具軟件（該軟件中國(guó)總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
靜電防護(hù)

靜電防護(hù)

+關(guān)注

為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對(duì)生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
Altium Designer

Altium Designer

+關(guān)注
FPGA芯片

FPGA芯片

+關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
ArduBlock

ArduBlock

+關(guān)注

ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運(yùn)行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會(huì)使編程的可視化和交互性加強(qiáng)，編程門檻降低，即使沒有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫程序。
AD10

AD10

+關(guān)注
識(shí)別

識(shí)別

+關(guān)注
FPGA開發(fā)板

FPGA開發(fā)板

+關(guān)注

FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來(lái)實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過(guò)去汽車電子產(chǎn)品的開發(fā)周期是漫長(zhǎng)的，而許多汽車制造商現(xiàn)正致力于在更短的時(shí)間內(nèi)，裝備消費(fèi)者所需的新一代汽車。
PCB封裝

PCB封裝

+關(guān)注

pcb封裝就是把實(shí)際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長(zhǎng)寬，直插，貼片，焊盤的大小，管腳的長(zhǎng)寬，管腳的間距等）用圖形方式表現(xiàn)出來(lái)，以便可以在畫pcb圖時(shí)進(jìn)行調(diào)用。
QUARTUS II

QUARTUS II

+關(guān)注

Quartus II 是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
語(yǔ)音交互

語(yǔ)音交互

+關(guān)注
PCB封裝庫(kù)

PCB封裝庫(kù)

+關(guān)注
AD09

AD09

+關(guān)注
PDN

PDN

+關(guān)注
QuickPcb

QuickPcb

+關(guān)注
Artix-7

Artix-7

+關(guān)注

　　Artix-7 系列：相對(duì)于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半，成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場(chǎng)的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。
VHDL代碼

VHDL代碼

+關(guān)注
powerlink

powerlink

+關(guān)注
Protel 99 se

Protel 99 se

+關(guān)注
面包板

面包板

+關(guān)注

面包板是由于板子上有很多小插孔，專為電子電路的無(wú)焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
candence

candence

+關(guān)注
AXI

AXI

+關(guān)注

AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問(wèn)和亂序訪問(wèn)，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
特性阻抗

特性阻抗

+關(guān)注

特性阻抗又稱特征阻抗，它不是直流電阻，屬于長(zhǎng)線傳輸中的概念。特性阻抗是射頻傳輸線影響無(wú)線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會(huì)阻礙交變電流的流動(dòng)，合稱阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
時(shí)鐘源

時(shí)鐘源

+關(guān)注

時(shí)鐘源用來(lái)為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
AD采樣

AD采樣

+關(guān)注

　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時(shí)間的倒數(shù)，模擬量可以是電壓、電流等電信號(hào)，也可以是壓力、溫度、濕度、位移、聲音等非電信號(hào)；而AD分辨率指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量。
驅(qū)動(dòng)電流

驅(qū)動(dòng)電流

+關(guān)注
Kintex-7

Kintex-7

+關(guān)注

　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半。
Protel DXP

Protel DXP

+關(guān)注
FPGA教程

FPGA教程

+關(guān)注
紅外觸摸屏

紅外觸摸屏

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無(wú)刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺	無(wú)人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯?？萍?/a>	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無(wú)刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開關(guān)電源	步進(jìn)電機(jī)	無(wú)線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬(wàn)用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

搜索歷史

verilog

verilog技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(30人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開源硬件專題