完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12776個 瀏覽:628783次 帖子:7979個
FPGA學(xué)習(xí)-以太網(wǎng)的原理介紹
在以太網(wǎng)鏈路上的數(shù)據(jù)包稱作以太網(wǎng)幀。以太網(wǎng)幀起始部分由前導(dǎo)碼和幀開始符組成。后面緊跟著一個以太網(wǎng)報(bào)頭,以MAC地址說明目的地址和源地址。
?淺析片上網(wǎng)絡(luò)(NoC)技術(shù)的發(fā)展及其給高端FPGA帶來的優(yōu)勢
在摩爾定律的推動下,集成電路工藝取得了高速發(fā)展,單位面積上的晶體管數(shù)量不斷增加。
2024-04-02 標(biāo)簽:FPGA摩爾定律數(shù)據(jù)傳輸 2.7k 0
FPGA設(shè)計(jì)中SPI的參數(shù)化結(jié)構(gòu)設(shè)計(jì)方法
為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般都是通過SPI配置的,只不過有三線和四線。
國產(chǎn)FPGA應(yīng)用專題--易靈思Efinity軟件使用心得
做為FPGA的集成開發(fā)環(huán)境,不同的廠家其實(shí)大同小異。很多國產(chǎn)廠家,如安路,高云,會在軟件上貼近Xilinx和Intel,以節(jié)省客戶的軟件使用成本。而國產(chǎn)...
2024-04-23 標(biāo)簽:FPGA國產(chǎn)FPGA易靈思 3.5k 0
FPGA異構(gòu)計(jì)算架構(gòu)的深度對比研究
FPGA本質(zhì)是一種可編程的芯片??梢园延布O(shè)計(jì)重復(fù)燒寫在它的可編程存儲器里,從而使FPGA芯片可以執(zhí)行不同的硬件設(shè)計(jì)和功能。
隨著ASIC向SoC轉(zhuǎn)移,可編程邏輯供應(yīng)商開發(fā)了可編程SoC。這絕對不是在數(shù)據(jù)通信領(lǐng)域如此流行的數(shù)據(jù)吞吐量引擎,也不是門陣列。
對設(shè)計(jì)者很通常的情況是花費(fèi)幾天或幾周的時(shí)間圍繞一個設(shè)計(jì)來滿足時(shí)序,甚至多半利用上面描述的自動種子變化,只面對可以起伏通過已有布局的小改變和時(shí)序特性完全改變。
FPGA時(shí)序優(yōu)化:降低MUXF映射的策略
我們都知道,在7系列的FPGA中,每個CLB有兩個Slice;而在UltraScale系列中,每個CLB中只有一個Slice,Slice又分成了兩種類型...
封裝寄存器進(jìn)VO緩沖器的概念及其優(yōu)點(diǎn)簡析
許多FPGA有構(gòu)造在輸入和輸出緩沖器中的觸發(fā)器來優(yōu)化芯片的時(shí)序入和出。同時(shí)這些專門的IO緩沖器是使能或禁止把這些寄存器封裝進(jìn)V0的一個優(yōu)化。
詳解真4K內(nèi)窺ISP硬件架構(gòu)的實(shí)現(xiàn)方式
采用易靈思16nm 合封裝LPDDR4的Tj375作為我們的主控,375K的lut用來做4K60的流水線ISP綽綽有余,用戶可以擴(kuò)展更多的算法及應(yīng)用,簡...
在技術(shù)支持和維修方面,BYO通常缺乏立即可用的專業(yè)技術(shù)支持。這種情況通常需要依靠內(nèi)部團(tuán)隊(duì)的知識和技能,有時(shí)甚至需要尋求外部的咨詢服務(wù),這可能導(dǎo)致問題解決...
2024-04-05 標(biāo)簽:FPGA芯片設(shè)計(jì)eda 2.4k 0
FPGA開源項(xiàng)目:Verilog常用可綜合IP模塊庫
所有代碼在典型的 FPGA 和主流 FPGA 供應(yīng)商中都具有高度可重用性。 可以出于任何目的對文件進(jìn)行重新混合、轉(zhuǎn)換和構(gòu)建,甚至是商業(yè)用途。
寄存器排序是布局工具把多位寄存器的相鄰位分組放進(jìn)單個邏輯元件所利用的方法。大多數(shù)基于單元的邏輯元件有不止一個觸發(fā)器,因此,相鄰位放置在一起,時(shí)序可以被優(yōu)化。
FPGA實(shí)現(xiàn)雙調(diào)排序方法詳解
根據(jù)數(shù)據(jù)流的關(guān)系,我們可以采用單路徑延遲反饋(Single-pathDelay Feedback, SDF)運(yùn)算單元流水結(jié)構(gòu),SDF單元如下圖所示。
2024-03-28 標(biāo)簽:FPGA 1.1k 0
FPGA實(shí)現(xiàn)的“俄羅斯方塊”游戲系統(tǒng)設(shè)計(jì)
本項(xiàng)目主要在FPGA上實(shí)現(xiàn)了一個經(jīng)典小游戲“俄羅斯方塊”。本項(xiàng)目基本解決方案是,使用Xilinx Zynq系列開發(fā)板 ZedBoard 作為平臺,實(shí)現(xiàn)主...
空中客車使用MATLAB設(shè)計(jì)基于FPGA的機(jī)載深度學(xué)習(xí)處理器
現(xiàn)代空間飛行器必須持續(xù)監(jiān)控遙測數(shù)據(jù),并檢測或預(yù)測傳感器數(shù)據(jù)中的任何異常行為。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |