完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認為是一種為專門目的而設計的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會,它是澳大利亞金融服務和市場的法定監(jiān)管機構(gòu)。
文章:1012個 瀏覽:123807次 帖子:393個
統(tǒng)一網(wǎng)絡通信管理:實現(xiàn)MOSA的下一步
從空中平臺到地面車輛再到基站,戰(zhàn)術(shù)邊緣的硬件互操作性愿景現(xiàn)在正在實現(xiàn)。由于MOSA(模塊化開放系統(tǒng)方法)是一種方法,本身并不是標準,因此只要接口和通信協(xié)...
                                                        
                            10月28日,由中國電子商會主辦,軟信信息技術(shù)研究院承辦的2022中國半導體創(chuàng)新大會在蘇州拉開帷幕。 涌現(xiàn)科技聯(lián)合首席執(zhí)行官范灝成受邀參會,并發(fā)表了以“...
                                                        快速原型設計幫助實現(xiàn)ISR任務的最佳DSP系統(tǒng)
現(xiàn)代戰(zhàn)爭迫使美國軍方迅速適應快速演變的不對稱威脅,以保持美國軍方的戰(zhàn)術(shù)態(tài)勢感知能力。然而,傳統(tǒng)上對由專用集成電路 (ASIC) 和專用標準產(chǎn)品 (ASS...
不止于BOM:羅徹斯特電子的設計、授權(quán)復產(chǎn)和系統(tǒng)分析
設計和授權(quán)復產(chǎn)解決方案 羅徹斯特電子持續(xù)加大投入,為客戶提供至優(yōu)的半導體全周期解決方案, 進而為產(chǎn)品延長市場壽命。這些投資也包括辦公區(qū)域的擴大,從而更好...
聯(lián)發(fā)科在車用產(chǎn)品線耕耘至少已經(jīng)有四年左右的時間,并已取得亞洲及歐洲等至少各一家車廠訂單,作為聯(lián)發(fā)科進軍車用市場的灘頭堡。
2022-09-28 標簽:高通聯(lián)發(fā)科asic 2.6k 0
FPGA 的編程無須專用的 FPGA 編程器,只需用通用的 EPROM、PROM 編程器即可。FPGA內(nèi)部有豐富的觸發(fā)器和 I/O 引腳,能夠快速成品,...
如果合法,需要確認這條path本來邏輯就很長,還是因為PR的floorplan導致的。如果你發(fā)現(xiàn)時序路徑上有一連串的buffer, 那很可能是floor...
基于硬件描述語言HDL,抽象出HLS(High-Level Synthesis)(翻譯為高層次綜合?怎么聽起來都沉得別扭)技術(shù),通過高層設計去隱藏很多底...
借助Zynq RFSoC DFE解決5G大規(guī)模部署難題
隨著 5G 基礎設施和實現(xiàn)設備不斷進入實際部署,5G 已從概念變?yōu)楝F(xiàn)實;很顯然,5G 經(jīng)濟不會只是3G 或 4G 的復制品。
在“AI Outside”方面,AI芯片隨著數(shù)據(jù)爆炸時代的到來應運而生,龐大的算力意味著其往往具備超大的設計規(guī)模,對于芯片來說,規(guī)模越大,結(jié)構(gòu)越復雜、精...
                                                        
                            美國國防高級計劃局 (Darpa) 已向四個團隊授予合同,以開發(fā)用于完全同態(tài)加密的 ASIC 加速器,作為其虛擬環(huán)境中數(shù)據(jù)保護 (DPRIVE) 計劃的...
2022-07-20 標簽:asic數(shù)據(jù)加密 2.1k 0
此外,開放神經(jīng)網(wǎng)絡交換 (ONNX) 格式的兼容性允許 InferX X1M 工具以最佳方式自動將框架中表示的任何模型映射到 X1 加速器。
2022-07-11 標簽:asic神經(jīng)網(wǎng)絡AI 1.4k 0
真正的AI邊緣計算出現(xiàn)在高度集成的處理器和IP中
現(xiàn)在對 AI 邊緣計算的期望與我們幾年前對物聯(lián)網(wǎng)的預測相似。就像數(shù)以萬億計的“事物”將被連接起來一樣,我們假設其中絕大多數(shù)將是(人工)智能的。
2022-07-08 標簽:asic物聯(lián)網(wǎng)Xilinx 1k 0
Plunify 工程師設計了一種解決方案來解決性能和時序挑戰(zhàn),使用機器學習技術(shù)來關(guān)閉時序并優(yōu)化 FPGA 設計,分析過去的編譯結(jié)果以預測最佳綜合/布...
單個封裝中的多個裸片構(gòu)成了一個非常大的設計;除了仿真之外,沒有其他方法可以進行徹底的驗證。這種設計充其量只能模擬繁瑣,而且必要的測試數(shù)量意味著沒有模...
               換一批
          編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 | 
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI | 
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 | 
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 | 
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST | 
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip | 
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA | 
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads | 
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus | 
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow | 
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS | 
| DuerOS | Brillo | Windows11 | HarmonyOS |