Chiplet技術的出現帶來了芯片設計的三大新趨勢

1958年9月12日，溫和的巨人杰克?基爾比(Jack Kilby)發(fā)明了集成電路，當時沒有人知道，這項發(fā)明會給人類世界帶來如此大的改變。

2024-03-18 標簽：集成電路信號處理ASIC設計 2.2k 0

原型平臺是做什么的？proFPGA驗證環(huán)境介紹

proFPGA是mentor的FPGA原型驗證平臺，當然mentor被西門子收購之后，現在叫西門子EDA。

2024-01-22 標簽：fpgaASIC設計SoC芯片 3k 0

數字IC設計中的異步FIFO簡介

在大規(guī)模ASIC設計中，**多時鐘系統(tǒng)**通常是不可避免的，這會導致不同時鐘域中的數據傳輸問題。

2023-09-20 標簽：寄存器IC設計ASIC設計 2k 0

clock-gating的綜合實現

在ASIC設計中，項目會期望設計將代碼寫成clk-gating風格，以便于DC綜合時將寄存器綜合成clk-gating結構，其目的是為了降低翻轉功耗。

2023-09-04 標簽：寄存器IC設計ASIC設計 3k 0

實際底層的RAM尺寸到底是多少呢？就是32x119嗎？

在ASIC設計中，我們使用FIFO或者RAM的時候經常會用到校驗位，例如奇偶校驗或者ECC（海明碼）校驗，當然，也有可能不使用任何校驗位。

2023-08-31 標簽：RAMASIC設計ECC 1.9k 0

ASIC設計約束與SDC命令介紹

在數字IC設計中，重要的ASIC設計約束分為兩類

2023-07-12 標簽：處理器IC設計ASIC設計 2k 0

聊聊ASIC設計約束與SDC命令

根據ASIC邏輯設計，優(yōu)化的約束是速度和面積。在物理設計中，我們需要對面積、速度和功率進行優(yōu)化設計。根據所需的技術節(jié)點和策略進行更好的功耗規(guī)劃，總是有助...

2023-07-11 標簽：處理器ASIC設計DRC 1.1k 0

談談非理想時鐘的時鐘偏差

本系列整理數字系統(tǒng)設計的相關知識體系架構，為了方便后續(xù)自己查閱與求職準備。在FPGA和ASIC設計中，時鐘信號的好壞很大程度上影響了整個系統(tǒng)的穩(wěn)定性，本...

2023-06-02 標簽：驅動器FPGA設計ASIC設計 2.9k 0

為什么SoC驗證一定需要FPGA原型驗證呢？

在現代SoC芯片驗證過程中，不可避免的都會使用FPGA原型驗證，或許原型驗證一詞對你而言非常新鮮，但是FPGA上板驗證應該是非常熟悉的場景了。

2023-05-30 標簽：ASIC設計SoC芯片觸發(fā)器 2k 0

FPGA時鐘系統(tǒng)的移植

ASIC 和FPGA芯片的內核之間最大的不同莫過于時鐘結構。ASIC設計需要采用諸如時鐘樹綜合、時鐘延遲匹配等方式對整個時鐘結構進行處理，但是 FPGA...

2022-11-23 標簽：fpgaASIC設計時鐘系統(tǒng) 1.2k 0

三模冗余在ASIC設計中的實現方法

星載計算機系統(tǒng)處于空間輻照環(huán)境中，可能會受到單粒子翻轉的影響而出錯，三模冗余就是一種對單粒子翻轉有效的容錯技術。通過對三模冗余加固電路特點的分析，提出了...

2012-03-09 標簽：ASIC設計三模冗余 7.6k 0