完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個(gè) 瀏覽:133017次 帖子:56個(gè)
Cornerstone Identity公司首席執(zhí)行官兼創(chuàng)始人Larry Wang介紹了個(gè)人身份識(shí)別的ID CAM,它利用Zynq All Progra...
UltraScale器件上的集成100G以太網(wǎng)MAC和CAUI-4 IP的演示
查看UltraScale器件上可用的集成100G以太網(wǎng)MAC和CAUI-4 IP的演示。 通過軟件實(shí)現(xiàn),該IP可節(jié)省高達(dá)80K的LUT和90%的功耗,...
SoC系統(tǒng)將包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩個(gè)方面。硬件設(shè)計(jì)會(huì)映射到SoC設(shè)備上的FPGA邏輯資源,而軟件則運(yùn)行在一個(gè)或多個(gè)系統(tǒng)內(nèi)部署的處理器上。
2019-07-26 標(biāo)簽:處理器賽靈思應(yīng)用程序 5.6k 0
PCI Express系統(tǒng)中DMA的基本功能介紹
本視頻介紹了創(chuàng)建PCI Express解決方案的過程,該解決方案使用新的2016.1 DMA用于PCI Express IP子系統(tǒng)。 視頻的第一部分回...
在處理if命令時(shí),Tcl解釋器只指導(dǎo)這個(gè)命令有三個(gè)詞,其中第一個(gè)是命令名if。Tcl解釋器并不知道if的第一個(gè)輸入?yún)?shù)是表達(dá)式,第二個(gè)是Tcl腳本。
賽靈思FPGA DIY系列(5):中頻全數(shù)字頻譜分析儀的實(shí)現(xiàn)
本設(shè)計(jì)主要完成了中頻全數(shù)字頻譜分析儀的FPGA設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)是在Xilinx的Spartan6系列xc6slx16-3csg324型號(hào)的FPGA芯片中...
這種方法的效果與方法 3 相同。Vivado工具里面有‘-datapath_only’選項(xiàng),這讓設(shè)計(jì)者操作起來更簡(jiǎn)單,不用擔(dān)心時(shí)鐘偏移情況的發(fā)生。同時(shí)與...
Xilinx Spartan-7 7S50器件性能和功耗優(yōu)勢(shì)介紹
該視頻向您介紹了賽靈思28nm Spartan-7系列的第一個(gè)成員,即現(xiàn)已開始接受訂單的Spartan-7 7S50器件。賽靈思Spartan-7 FP...
如何使用Synopsys VCS仿真器進(jìn)行ZYNQ BFM IPI設(shè)計(jì)仿真
了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,為IP或整個(gè)項(xiàng)目生成仿...
Xilinx 16nm Kintex UltraScale+器件的性能、功耗和靈活性介紹
該視頻重點(diǎn)介紹了Xilinx 16nm Kintex UltraScale +器件中雙工作電壓的性能,功耗和靈活性。
2018-11-21 標(biāo)簽:fpga賽靈思物聯(lián)網(wǎng) 5.5k 0
使用VIVADO對(duì)7系列FPGA的高效設(shè)計(jì)心得
隨著xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設(shè)計(jì)軟件VIVADO也備受關(guān)注和飽受爭(zhēng)議。
如何使用Block RAM及利用其功能和性能優(yōu)勢(shì)
了解新的Block RAM級(jí)聯(lián)功能,如何使用它,以及如何利用其功能和性能優(yōu)勢(shì)。
本視頻為您帶來賽靈思最新7系列FPGA產(chǎn)品的精彩展示,高性能、低功耗,統(tǒng)一架構(gòu)實(shí)現(xiàn)的可擴(kuò)展性等將為FPGA產(chǎn)品的應(yīng)用提供更廣闊的空間。
通過數(shù)據(jù)中心內(nèi)的視頻加速獲得圖像
為解決視頻直播平臺(tái)運(yùn)營(yíng)商面臨的挑戰(zhàn),賽靈思近期推出了一系列專用的視頻轉(zhuǎn)碼一體機(jī),它基于賽靈思新型的實(shí)時(shí)(RT)服務(wù)器參考架構(gòu)(圍繞賽靈思 Alveo 系...
2020-07-28 標(biāo)簽:賽靈思數(shù)據(jù)中心思科 5.4k 0
Spartan-6 FPGA工業(yè)以太網(wǎng)套件的優(yōu)點(diǎn)和功能演示
使用與Avnet聯(lián)合開發(fā)的Spartan-6 FPGA工業(yè)以太網(wǎng)套件加速您的下一代工廠自動(dòng)化設(shè)計(jì)。 通過高級(jí)系統(tǒng)架構(gòu)師Giulio Corradi,演...
Zynq UltraScale+ MPSoC的ZCU102開發(fā)套件的開發(fā)流程
使用Zynq UltraScale + MPSoC的ZCU102開發(fā)套件,該視頻展示了使用SDSoC開發(fā)環(huán)境的開發(fā)流程。
了解Vivado設(shè)計(jì)套件中的一些廣泛的設(shè)計(jì)分析功能,旨在識(shí)別可能影響性能的設(shè)計(jì)中的問題區(qū)域。
ISE 14.7 for Spartan-6 FPGA的使用
了解如何輕松地開始在Windows10上使用ISE 14.7 for Spartan-6 FPGA。 只需單擊幾下即可安裝并啟動(dòng)。
FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法
目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |