為什么叫shot？為什么shot比掩膜版尺寸小很多？

其中，步進(jìn)投影式光刻機(jī)（stepper）的一個(gè)shot一個(gè)shot進(jìn)行曝光的，并不是一整張晶圓同時(shí)曝光，那么stepper的shot是什么樣的？多大尺寸...

2023-10-09 標(biāo)簽：集成電路晶圓芯片設(shè)計(jì) 1.1萬(wàn) 0

聊聊芯片設(shè)計(jì)、流片、驗(yàn)證、制造、成本的那些事

流片的重要性就在于能夠檢驗(yàn)芯片設(shè)計(jì)是否成功，是芯片制造的關(guān)鍵環(huán)節(jié)，也就是將設(shè)計(jì)好的方案交給芯片制造廠生產(chǎn)出樣品。

2023-10-07 標(biāo)簽：PCB板晶圓MPW 4.6k 0

什么是刻蝕的選擇性？刻蝕選擇比怎么計(jì)算？受哪些因素的影響呢？

刻蝕（或蝕刻）是從晶圓表面去除特定區(qū)域的材料以形成相應(yīng)微結(jié)構(gòu)。但是，在目標(biāo)材料被刻蝕時(shí)，通常伴隨著其他層或掩膜的刻蝕。

2023-10-07 標(biāo)簽：晶圓 1.1萬(wàn) 0

干法刻蝕的負(fù)載效應(yīng)是怎么產(chǎn)生的？有什么危害？如何抑制呢？

有過(guò)深硅刻蝕的朋友經(jīng)常會(huì)遇到這種情況：在一片晶圓上不同尺寸的孔或槽刻蝕速率是不同的。

2023-10-07 標(biāo)簽：晶圓刻蝕機(jī) 8k 0

半導(dǎo)體行業(yè)的創(chuàng)新案例

當(dāng)技術(shù)優(yōu)化的整體方法包括芯片設(shè)計(jì)、封裝和產(chǎn)品級(jí)相互依賴性時(shí)，產(chǎn)品、設(shè)計(jì)、封裝、工藝和器件相互依賴性的整體方法，以提高研發(fā)效率和價(jià)值創(chuàng)造

2023-10-07 標(biāo)簽：晶圓芯片設(shè)計(jì)半導(dǎo)體器件 1.7k 0

CD-SEM是怎樣測(cè)線寬呢？CD-SEM與普通SEM有哪些區(qū)別？

CD-SEM,全名Critical Dimension Scanning Electron Microscopy，中文翻譯過(guò)來(lái)是：特征尺寸掃描電子顯微鏡。

2023-10-07 標(biāo)簽：晶圓芯片制造SEM 1.2萬(wàn) 0

SiC材料及器件介紹

SiC，作為發(fā)展最成熟的寬禁帶半導(dǎo)體材料之一，具有禁帶寬度寬、臨界擊穿電場(chǎng)高、熱導(dǎo)率高、電子飽和漂移速度高及抗輻射能力強(qiáng)等特點(diǎn)。

2023-09-28 標(biāo)簽：晶圓場(chǎng)效應(yīng)晶體管肖特基二極管 5k 0

淺析先進(jìn)封裝的四大核心技術(shù)

先進(jìn)封裝技術(shù)以SiP、WLP、2.5D/3D為三大發(fā)展重點(diǎn)。先進(jìn)封裝核心技術(shù)包括Bumping凸點(diǎn)、RDL重布線、硅中介層和TSV通孔等，依托這些技術(shù)的...

2023-09-28 標(biāo)簽：晶圓芯片設(shè)計(jì)SiP技術(shù) 4.7k 0

芯片的制作流程及原理

芯片的制作流程通常包括以下幾個(gè)主要步驟。

2023-09-27 標(biāo)簽：芯片電路圖晶圓 5.4k 0

干法刻蝕與濕法刻蝕各有什么利弊？

在半導(dǎo)體制造中，刻蝕工序是必不可少的環(huán)節(jié)。而刻蝕又可以分為干法刻蝕與濕法刻蝕，這兩種技術(shù)各有優(yōu)勢(shì)，也各有一定的局限性，理解它們之間的差異是至關(guān)重要的。

2023-09-26 標(biāo)簽：mems晶圓半導(dǎo)體制造 10k 1

傳統(tǒng)封裝 Vs.先進(jìn)封裝的區(qū)別及優(yōu)勢(shì)

集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當(dāng)連接技術(shù)形成電氣連接，安裝外殼，構(gòu)成有效組件的整個(gè)過(guò)程，封裝主要起著安放、固定、密封、保護(hù)芯...

2023-09-26 標(biāo)簽：芯片集成電路晶圓 9.4k 0

高度集成的非隔離雙路輸出DC-DC轉(zhuǎn)換器解決方案

近年來(lái)，隨著大數(shù)據(jù)、云計(jì)算的快速發(fā)展，通信基站及數(shù)據(jù)中心的需求呈幾何式增長(zhǎng)。為適配通信設(shè)備和數(shù)據(jù)中心的快速發(fā)展，DC-DC電源管理芯片在提供穩(wěn)定電源輸出...

2023-09-26 標(biāo)簽：轉(zhuǎn)換器晶圓DC-DC 3.5k 0

一文詳解扇出型晶圓級(jí)封裝技術(shù)

扇出型晶圓級(jí)封裝技術(shù)采取在芯片尺寸以外的區(qū)域做I/O接點(diǎn)的布線設(shè)計(jì)，提高I/O接點(diǎn)數(shù)量。采用RDL工藝讓芯片可以使用的布線區(qū)域增加，充分利用到芯片的有效...

2023-09-25 標(biāo)簽：英飛凌晶圓封裝 2.7k 0

芯片制造的刻蝕工藝科普

在半導(dǎo)體制程工藝中，有很多不同名稱的用于移除多余材料的工藝，如“清洗”、“刻蝕”等。如果說(shuō)“清洗”工藝是把整張晶圓上多余的不純物去除掉，“刻蝕”工藝則是...

2023-09-24 標(biāo)簽：半導(dǎo)體晶圓制程工藝 3.8k 0

掩膜版用在哪里？怎樣制作掩膜版？

光掩膜版基本上是 IC 設(shè)計(jì)的“主模板”。掩模版有不同的尺寸。常見(jiàn)尺寸為 6 x 6 英寸一般的掩膜版由石英或玻璃基板組成。光掩膜版涂有不透明薄膜。更復(fù)...

2023-09-24 標(biāo)簽：集成電路半導(dǎo)體晶圓 6.3k 0

倒裝晶片裝配對(duì)供料器的要求

要滿足批量高速高良率的生產(chǎn)，供料技術(shù)也相當(dāng)關(guān)鍵。倒裝晶片的包裝方式主要有2×2和4×4 in JEDEC盤， 20O mm或300 mm晶圓盤（Wafe...

2023-09-21 標(biāo)簽：晶圓晶片供料器 879 0

安建采用7層光罩工藝的第七代12-inch 1200V-25A IGBT晶圓

依托于光刻機(jī)的光罩(Litho)工藝是半導(dǎo)體芯片加工流程中的核心工藝，光罩的層數(shù)是影響半導(dǎo)體芯片工藝復(fù)雜度及加工成本的關(guān)鍵指標(biāo)。當(dāng)代溝槽-場(chǎng)截止型IGB...

2023-09-21 標(biāo)簽：芯片半導(dǎo)體晶圓 1.7k 0

晶片是用來(lái)干嘛的？圖解晶圓代工流程！

晶圓代工（Foundry）是半導(dǎo)體產(chǎn)業(yè)的一種商業(yè)模式，指接受其他無(wú)廠半導(dǎo)體公司（Fabless）委托、專門從事晶圓成品的加工而制造集成電路，并不自行從事...

2023-09-21 標(biāo)簽：集成電路晶圓晶片 4.8k 0

一文了解芯片的制作過(guò)程

簡(jiǎn)單來(lái)說(shuō)，芯片之于電子設(shè)備的地位等同于發(fā)動(dòng)機(jī)之于汽車，而制備芯片的原材料，就是最普通不過(guò)的石英砂。

2023-09-19 標(biāo)簽：芯片半導(dǎo)體cpu 2.8k 0

仔細(xì)剖析一下五種UV***的區(qū)別及應(yīng)用場(chǎng)景

UV光刻機(jī)一般可以分為5種，即：接觸式光刻機(jī)，接近式光刻機(jī)，掃描投影式光刻機(jī)

2023-09-19 標(biāo)簽：半導(dǎo)體晶圓光刻機(jī) 3.4k 0