【科普】一文讀懂PCI-Express硬件接口

PCIe接口全稱PCI Express，由PCI-SIG組織發(fā)布的用于替代PCI總路線的新一代高速串行總線與接口。

2023-07-22 標(biāo)簽：示波器高電平時(shí)鐘驅(qū)動(dòng)器 1.6萬(wàn) 0

dds系統(tǒng)的那些原理和知識(shí)

DDS架構(gòu)基本原理隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個(gè)頻率的數(shù)字控制方法誕生

2017-11-14 標(biāo)簽：adcplldds 1.2萬(wàn) 0

Xilinx高質(zhì)量時(shí)鐘輸出ODDR原語(yǔ)的概述及使用方法

在SDR接口中，ODDR轉(zhuǎn)發(fā)時(shí)鐘（仍在時(shí)鐘樹(shù)內(nèi)），輸出端要直連到輸出port，不可加邏輯

2023-06-27 標(biāo)簽：SDRRTLGPIO 1.1萬(wàn) 0

dds系統(tǒng)在儀器儀表和通信系統(tǒng)中的原理和作用

隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個(gè)頻率的數(shù)字控制方法誕生了，即直接數(shù)字頻率合成(DDS)。其基本架構(gòu)如圖1所示。該簡(jiǎn)化...

2017-11-13 標(biāo)簽：dds時(shí)鐘驅(qū)動(dòng)器相位累加器 7.9k 0

處理跨時(shí)鐘域（CDC）信號(hào)同步的最常見(jiàn)方法

跨時(shí)鐘域( **Clock Domain Crossing，CDC** )通俗地講，就是 **模塊之間數(shù)據(jù)交互時(shí)用的不是同一個(gè)時(shí)鐘進(jìn)行驅(qū)動(dòng)** ，如下圖...

2023-09-20 標(biāo)簽：觸發(fā)器同步器FIFO存儲(chǔ) 5.9k 0

MBIST BAP的配置方法與時(shí)鐘連接結(jié)構(gòu)

BAP(BIST Access Port)，即內(nèi)建自測(cè)試訪問(wèn)接口，主要用于In System Test，它要求芯片在已經(jīng)部署到產(chǎn)品中，甚至芯片正在運(yùn)行中...

2023-09-15 標(biāo)簽：控制器存儲(chǔ)器時(shí)鐘源 4k 0

基于 PLL 的零延遲緩沖器的系統(tǒng)應(yīng)用

本應(yīng)用報(bào)告介紹了實(shí)現(xiàn) IDT 基于 PLL 的零延遲緩沖器的輸入?yún)⒖紩r(shí)鐘和輸出時(shí)鐘之間定義的相位關(guān)系的不同方法。該報(bào)告重點(diǎn)介紹了 PLL 反饋環(huán)路中不同...

2021-06-15 標(biāo)簽：鎖相環(huán)濾波器緩沖器 3.2k 0

什么是時(shí)鐘偏差 時(shí)鐘分配網(wǎng)絡(luò)中的時(shí)鐘偏移問(wèn)題分析

由于數(shù)字邏輯往往是同步電路，所有邏輯塊的精確時(shí)序?qū)τ谡_的系統(tǒng)行為至關(guān)重要。當(dāng)考慮將圖 1 中的設(shè)置從一個(gè)數(shù)據(jù)路徑擴(kuò)展到數(shù)百萬(wàn)個(gè)數(shù)據(jù)路徑（因?yàn)樗嬖谟趯?shí)...

2023-12-05 標(biāo)簽：寄存器晶體管晶體振蕩器 2.8k 0

為什么退耦電容通常選100nF呢？

這個(gè)問(wèn)題其實(shí)...說(shuō)白了主要是大家都在用，或者說(shuō)大部分時(shí)候it works。

2023-05-26 標(biāo)簽：pll電源完整性退耦電容 2.7k 0

Verilog任務(wù)與函數(shù)的區(qū)別

和函數(shù)一樣，任務(wù)（task）可以用來(lái)描述共同的代碼段，并在模塊內(nèi)任意位置被調(diào)用，讓代碼更加的直觀易讀。

2023-06-01 標(biāo)簽：Verilog時(shí)序控制器CLK 2.1k 0

?CDC204 3.3V六路反相器/時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

CDC204 包含六個(gè)獨(dú)立的逆變器。該器件執(zhí)行布爾函數(shù) Y = A\。它專為開(kāi)關(guān)輸出之間需要低偏斜的應(yīng)用而設(shè)計(jì)。 CDC204 的特點(diǎn)是從 T ~...

2025-09-24 標(biāo)簽：反相器逆變器函數(shù) 1.8k 0

?CDC203 3.3V六路反相器/時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

CDC203 包含六個(gè)獨(dú)立的逆變器。設(shè)備執(zhí)行 布爾函數(shù) Y = A\。它專為 需要開(kāi)關(guān)輸出之間低偏斜的應(yīng)用。 CDC203 的特點(diǎn)是工作溫度范圍為...

2025-09-24 標(biāo)簽：封裝反相器逆變器 1.8k 0

如何處理跨時(shí)鐘域這些基礎(chǔ)問(wèn)題

對(duì)于數(shù)字設(shè)計(jì)人員來(lái)講，只要信號(hào)從一個(gè)時(shí)鐘域跨越到另一個(gè)時(shí)鐘域，那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“跨時(shí)鐘域”即“Clock Domain Crossing”...

2024-01-08 標(biāo)簽：fpga觸發(fā)器同步復(fù)位 1.2k 0

電路硬件，就沒(méi)有飛不了的線

電容ESR太小導(dǎo)致電壓參考環(huán)路不穩(wěn)定，找電源組要個(gè)小電阻去。 我：你們有沒(méi)有小一點(diǎn)的電阻，零點(diǎn)幾歐姆那種？

2024-03-28 標(biāo)簽：電源電阻電容 1.2k 0

?CDCLVP111-SP 低電壓1:10 LVPECL可選擇性輸入時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

CDCLVP111-SP時(shí)鐘驅(qū)動(dòng)器將1對(duì)LVPECL輸入差分時(shí)鐘（CLK0、CLK1）分配到10對(duì)差分LVPECL時(shí)鐘（Q0、Q9）輸出，時(shí)鐘分配偏斜最...

2025-09-13 標(biāo)簽：引腳多路復(fù)用器LVPECL 934 0

ADN4670可編程低壓1:10 LVDS時(shí)鐘驅(qū)動(dòng)器技術(shù)手冊(cè)

ADN4670是一款低壓差分信號(hào)(LVDS)時(shí)鐘驅(qū)動(dòng)器，可以將一路差分時(shí)鐘輸入信號(hào)擴(kuò)展為十路差分時(shí)鐘輸出。這款器件可以通過(guò)簡(jiǎn)單的串行接口進(jìn)行編程，以便選...

2025-04-10 標(biāo)簽：lvdsADN4670時(shí)鐘驅(qū)動(dòng)器 802 0

?CDC2351-EP 1線至10線時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)

CDC2351是一種高性能時(shí)鐘驅(qū)動(dòng)器電路，可將一個(gè)輸入 （A） 分配到 10 個(gè)輸出 （Y），時(shí)鐘分配的偏斜最小。輸出使能 （OE）\ 輸入將輸出禁用到...

2025-09-19 標(biāo)簽：信號(hào)完整性引腳BiCMOS 784 0

LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)

LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。16 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 8 ...

2025-09-12 標(biāo)簽：轉(zhuǎn)換器邏輯器件清除器 715 0

?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)

LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。 PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7...

2025-09-12 標(biāo)簽：邏輯器件清除器交流耦合 671 0