完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 寄存器
寄存器是中央處理器內(nèi)的組成部分。寄存器是有限存貯容量的高速存貯部件,它們可用來暫存指令、數(shù)據(jù)和地址。在中央處理器的控制部件中,包含的寄存器有指令寄存器(IR)和程序計(jì)數(shù)器(PC)。在中央處理器的算術(shù)及邏輯部件中,存器有累加器(ACC)。
文章:3622個(gè) 瀏覽:128558次 帖子:6085個(gè)
基于C語言驅(qū)動(dòng)CC2530的GPIO實(shí)現(xiàn)對信號(hào)燈控制
本問主要介紹了CC2530處理器的通用輸入/輸出接口(GPIO),以及GPIO的位操作,理解GPIO的基本原理和功能,最后使用C語言驅(qū)動(dòng)CC2530的G...
ZYNQ SOC案例開發(fā):AXI DMA使用解析及環(huán)路測試
一、AXI DMA介紹 本篇博文講述AXI DMA的一些使用總結(jié),硬件IP子系統(tǒng)搭建與SDK C代碼封裝參考米聯(lián)客ZYNQ教程。若想讓ZYNQ的PS與P...
2020-12-31 標(biāo)簽:寄存器cpu數(shù)據(jù)傳輸 1.0萬 0
Vivado的“Placement Exploration”配方案例分析
盡管 Vivado 不支持 “placement cost tale”的功能,InTime 卻有一個(gè)相似功能叫做“Placement Explorati...
Xilinx Ten Giga Sub System IP生成詳細(xì)步驟
IP核描述 10 Giga Ethernet Sub System , 參考文檔PG157: https://www.xilinx.com/suppor...
AXI總線實(shí)時(shí)配置sysGen子系統(tǒng)仿真實(shí)驗(yàn)
利用ZYNQ驗(yàn)證算法的一大優(yōu)勢在于,可以在上位機(jī)發(fā)送指令借助CPU的控制能力和C語言易開發(fā)特點(diǎn),實(shí)時(shí)配置算法模塊的工作模式、參數(shù)等對來對其算法模塊性能進(jìn)...
數(shù)字電路設(shè)計(jì)之同步時(shí)序邏輯電路
作者: 小魚,Xilinx學(xué)術(shù)合作 一. 概述 時(shí)序邏輯示意圖,如下圖所示。數(shù)據(jù)從一個(gè)寄存器出來,經(jīng)過組合邏輯到達(dá)下一個(gè)寄存器。 在學(xué)習(xí)數(shù)字電路的過程中...
關(guān)于Xilinx FPGA如何獲取FPGA的Device DNA
作者:Evening Xilinx每一個(gè)FPGA都有一個(gè)獨(dú)特的ID,也就是Device DNA,這個(gè)ID相當(dāng)于我們的身份證,在FPGA芯片生產(chǎn)的時(shí)候就已...
ZYNQ系列開發(fā)板:PS控制PL產(chǎn)生需要的PWM波
創(chuàng)建一個(gè)IP核,tools-->Create and Package ,這里需要16個(gè)寄存器,創(chuàng)建方法見系列(六)、系列(七),這里命名為...
錯(cuò)誤時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的解決方案
描述 本設(shè)計(jì)咨詢主要介紹一個(gè)錯(cuò)誤的時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的問題。 出現(xiàn)問題的情況: 這可能會(huì)影響使用生成時(shí)鐘的設(shè)計(jì),其具有以下特征: 使用 Viv...
一文詳解Xilinx GTX/GTH及2D eye scan的基本原理
本文介紹Xilinx GT的一些概念,對GT沒有概念但是有時(shí)間的童鞋推薦先看一下此文(Xilinx 7系列FPGA 高速收發(fā)器GTX/GTH的一些基本概...
基于FPGA的實(shí)時(shí)圖像處理仿真實(shí)驗(yàn)方案實(shí)現(xiàn)
對CMOS圖像傳感器采集圖像過程中的噪聲預(yù)處理問題,提出一種在FPGA中實(shí)現(xiàn)的可配置的自適應(yīng)加權(quán)均值濾波模塊設(shè)計(jì)方案。該模塊通過檢測濾波窗口內(nèi)不同方向的...
STM32系統(tǒng)的應(yīng)用中如何避免數(shù)據(jù)受斷電影響
在嵌入式設(shè)備的開發(fā)中,斷電時(shí)通常需要保存一些非易失性數(shù)據(jù)。如果添加了系統(tǒng)配置,用戶定義的信息等,并且添加了額外的ROM IC(例如基于I2C的24C02...
2020-12-11 標(biāo)簽:寄存器嵌入式設(shè)備可穿戴設(shè)備 3.3k 0
LED裸機(jī)驅(qū)動(dòng)電路圖設(shè)計(jì)及編寫匯編代碼
1. 確定硬件連接 打開OK6410底板電路圖,找到LED,可以發(fā)現(xiàn)NLEDx為0時(shí)LED點(diǎn)亮。 找到LED的控制引腳,發(fā)現(xiàn)LED控制引腳通過連接器連到...
ZYNQ開發(fā)案例:GPIO的結(jié)構(gòu)體系及使用案例
GPIO的結(jié)構(gòu)體系 zynq的GPIO,分為兩種,MIO(multiuse I/O)和EMIO(extendable multiuse I/O)。 ZY...
同步時(shí)序電路需要考慮的三個(gè)重要的時(shí)序參數(shù)
對于絕大部分的電路來說輸出不僅取決于當(dāng)前的輸入值,也取決于原先的輸入值,也就是說電路具有記憶功能,這屬于同步時(shí)序電路。
常見ADC架構(gòu)的設(shè)計(jì)應(yīng)用及實(shí)現(xiàn)方案
作者:Art Pini,Digi-Key 北美編輯 我們處在一個(gè)由數(shù)字計(jì)算機(jī)控制的模擬世界里。因此,物聯(lián)網(wǎng) (IoT) 設(shè)備的設(shè)計(jì)人員需要將模擬值高效地...
如何使用VIO去讀取PHY里面對應(yīng)寄存器測試RGMII接口
實(shí)驗(yàn)室回來一批板子,上面有RGMII接口、SGMII接口等各種接口,怎么測試這些網(wǎng)口是否正常呢?的確需要一些經(jīng)驗(yàn)。比如RGMII接口,最重要的是看在哪里...
淺談FPGA配置狀態(tài)字寄存器Status Register的調(diào)試
第一步要做的,永遠(yuǎn)都是拉出FPGA的狀態(tài)字寄存器Status Register看,它能直接告訴你或者極大地輔助判斷失敗的原因!
應(yīng)用于CNN中卷積運(yùn)算的LUT乘法器設(shè)計(jì)
卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運(yùn)算,進(jìn)行乘法運(yùn)算通常都是使用FPGA中的DSP,這樣算力就受到了器件中DSP資源的限制。比如在zynq7000器件中,D...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |