51單片機(jī)GPIO結(jié)構(gòu)框圖與工作原理

不論學(xué)習(xí)什么單片機(jī)，最簡(jiǎn)單的外設(shè)莫過(guò)于IO 口的高低電平控制，本教程將向大家介紹如何在創(chuàng)建好的工程模板上通過(guò)操作51 單片機(jī)的GPIO 口輸出高低電平。

2023-07-15 標(biāo)簽：單片機(jī)上拉電阻反相器 8.4k 0

CMOS反相器電路及其設(shè)計(jì)和分析方法

MOSFET器件是數(shù)字集成電路的最小單位，因?yàn)镸OSFET的開(kāi)關(guān)特性和輸出曲線特性，由PMOS和NMOS組成的CMOS門(mén)電路，則為數(shù)字集成電路最基本的電路結(jié)構(gòu)。

2023-07-11 標(biāo)簽：CMOSMOSFET反相器 2.7萬(wàn) 0

反相輸入放大器的輸入阻抗很低這個(gè)缺點(diǎn)是怎么產(chǎn)生的？

電子電路中的運(yùn)算放大器，有同相輸入端和反相輸入端，輸入端的極性和輸出端是同一極性的就是同相放大器，而輸入端的極性和輸出端相反極性的則稱為反相放大器。

2023-07-08 標(biāo)簽：放大器運(yùn)算放大器反相器 2.8k 0

鏡像加法器的電路結(jié)構(gòu)及仿真設(shè)計(jì)

鏡像加法器是一個(gè)經(jīng)過(guò)改進(jìn)的加法器電路，首先，它取消了進(jìn)位反相門(mén)；

2023-07-07 標(biāo)簽：反相器晶體管加法器 4.6k 0

數(shù)據(jù)選擇器的原理？數(shù)據(jù)選擇器仿真設(shè)計(jì)

在整個(gè)設(shè)計(jì)過(guò)程中，版圖（ layout）設(shè)計(jì)或者稱作物理設(shè)計(jì)（ physical design）是其中重要的一環(huán)。

2023-07-06 標(biāo)簽：反相器EDA工具DRC 7.2k 0

鎖存器仿真設(shè)計(jì)

鎖存器(Latch)是一種對(duì)脈沖電平敏感的存儲(chǔ)單元，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號(hào)暫存以維持某種電平狀態(tài)。

2023-07-06 標(biāo)簽：控制器反相器鎖存器 1.7k 0

STA分析—延遲計(jì)算

從上篇文章，我們可以很明顯的看出STA的兩大因素，一個(gè)是延遲計(jì)算，一個(gè)是約束檢查。

2023-07-05 標(biāo)簽：MOS管反相器PMOS 4.3k 0

鎖存型讀出放大器（Sense Amplifier）電路探討

存儲(chǔ)器是用于保存信息的記憶設(shè)備，如隨機(jī)存儲(chǔ)器（RAM）、磁盤(pán)（disk）、閃存（Flash）等存儲(chǔ)器均在計(jì)算機(jī)系統(tǒng)中得到廣泛應(yīng)用。

2023-07-05 標(biāo)簽：存儲(chǔ)器反相器差分放大器 7k 0

聊聊電源網(wǎng)絡(luò)背后的一些理論

電流I大，這個(gè)和cell的選?。?qū)動(dòng)能力，Vt類型）以及設(shè)計(jì)（翻轉(zhuǎn)率，是否同時(shí)翻轉(zhuǎn)等）相關(guān)；

2023-07-05 標(biāo)簽：電源設(shè)計(jì)反相器晶體管 1.5k 0

深度解讀旁路電容工作原理及存在意義

旁路電容（bypass capacitor）在高速數(shù)字邏輯電路中尤為常見(jiàn)，它的作用是在正常的通道（信號(hào)或電源，本文以電源旁路電容為例）旁邊建立另外一個(gè)對(duì)...

2023-07-01 標(biāo)簽：旁路電容反相器數(shù)字邏輯電路 3.3k 0

講解串?dāng)_引入的噪聲（Noise）

PT-SI在進(jìn)行噪聲分析前，首先需要確認(rèn)Library中具備噪聲模型。

2023-06-28 標(biāo)簽：寄存器反相器CCSN 3.7k 0

觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是如何實(shí)現(xiàn)的？

簡(jiǎn)單的說(shuō)觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是通過(guò)兩級(jí)鎖存器實(shí)現(xiàn)的，比如上升沿觸發(fā)其實(shí)是，前一級(jí)是低電平鎖存，后一級(jí)是高電平鎖存。

2023-06-28 標(biāo)簽：反相器鎖存器觸發(fā)器 3k 0

到底什么是建立時(shí)間/保持時(shí)間？

在時(shí)序電路設(shè)計(jì)中，建立時(shí)間/保持時(shí)間可以說(shuō)是出現(xiàn)頻率最高的幾個(gè)詞之一了，人們對(duì)其定義已經(jīng)耳熟能詳，對(duì)涉及其的計(jì)算（比如檢查時(shí)序是否正確，計(jì)算最大頻率等）...

2023-06-27 標(biāo)簽：反相器時(shí)序電路鎖存器 1.8萬(wàn) 0

從一個(gè)反相器開(kāi)始說(shuō)時(shí)序

看到文章的標(biāo)題，我猜您也許會(huì)覺(jué)得反相器很簡(jiǎn)單，但其實(shí)反相器是所有數(shù)字設(shè)計(jì)的基本核心單元。

2023-06-27 標(biāo)簽：反相器晶體管電容充放電 2.8k 0

簡(jiǎn)單電路將+5V轉(zhuǎn)換為-10V

這種簡(jiǎn)單的電荷泵電壓反相器在空載時(shí)產(chǎn)生超過(guò)-10V的電流，在輸出電壓仍然大于輸入電壓時(shí)產(chǎn)生超過(guò)200mA的電流。多功能開(kāi)關(guān)電容電荷泵易于使用，無(wú)需電感器...

2023-06-26 標(biāo)簽：電源反相器開(kāi)關(guān)電容 2.4k 0

被ISSCC接收的Digital to Time Converter是如何設(shè)計(jì)的？

下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡(jiǎn)單，**兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘，輸出直接短接在一起，數(shù)字信號(hào)控制反相器陣列選通的數(shù)目。**

2023-06-21 標(biāo)簽：反相器分頻器電容放電 4.2k 1

芯片設(shè)計(jì)進(jìn)階之路—從CMOS到建立時(shí)間和保持時(shí)間

建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一，深入理解建立時(shí)間和保持時(shí)間是進(jìn)行時(shí)序分析的基礎(chǔ)。

2023-06-21 標(biāo)簽：CMOSMOS管反相器 2.6k 0

低功耗技術(shù)（一）動(dòng)態(tài)功耗與靜態(tài)功耗

翻轉(zhuǎn)功耗是由充放電電容引起的動(dòng)態(tài)功耗，其推導(dǎo)過(guò)程很簡(jiǎn)單，但是這個(gè)最終的結(jié)果卻十分重要。

2023-06-05 標(biāo)簽：反相器晶體管VDD 5.2k 0

數(shù)字設(shè)計(jì)中常見(jiàn)的時(shí)鐘產(chǎn)生電路和時(shí)鐘類型

奇數(shù)個(gè)反相器首尾相連即構(gòu)成環(huán)形振蕩器（簡(jiǎn)稱 **「“環(huán)振”」** ），每個(gè)反相器兩端出現(xiàn)周期性振蕩信號(hào)。

2023-06-02 標(biāo)簽：鎖相環(huán)反相器晶體振蕩器 5.5k 0

D觸發(fā)器與死纏爛打的亞穩(wěn)態(tài)介紹

由傳輸門(mén)和兩個(gè)反相器組成一個(gè)循環(huán)電路（鎖存器），再由前后兩級(jí)鎖存器按主從結(jié)構(gòu)連接而成。

2023-06-02 標(biāo)簽：FPGA設(shè)計(jì)反相器鎖存器 5.4k 0