完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > 仿真
仿真(Simulation),即使用項目模型將特定于某一具體層次的不確定性轉(zhuǎn)化為它們對目標的影響,該影響是在項目仿真項目整體的層次上表示的。項目仿真利用計算機模型和某一具體層次的風(fēng)險估計,一般采用蒙特卡洛法進行仿真。
文章:2408個 瀏覽:137526次 帖子:2805個
BJ-EPM240學(xué)習(xí)板:乘法器設(shè)計實驗
乘法器是模擬式電子式電能表的重要組成部分,也是電能表計量誤差的最主要來源。對時分割乘法器在諧波條件下的計量誤差進行了定量的研究與分析,根據(jù)時分割乘法器的...
算法:采用MATLAB仿真,分別對具體的目標速度,距離,角度等有一個深刻的認識,掌握如何檢測判別目標,升華到如何進行一維距離像的識別,雷達總體參數(shù)設(shè)計。
數(shù)字波束形成技術(shù)是天線波束形成原理與數(shù)字信號處理技術(shù)相結(jié)合的產(chǎn)物,是針對陣列天線,利用陣列天線的孔徑,通過數(shù)字信號處理在期望的方向形成接收波束,其廣泛應(yīng)...
介紹了雷達信號處理技術(shù)中MTD的基本原理,對其性能進行了分析,并用Simulink構(gòu)建了MTD的仿真模型,分析了在仿真處理過程中的一些難題及解決途徑,最...
MUSIC算法是一種基于矩陣特征空間分解的方法。從幾何角度講,信號處理的觀測空間可以分解為信號子空間和噪聲子空間,顯然這兩個空間是正交的。信號子空間由陣...
熟練掌握MTLAB雷達信號處理仿真算法設(shè)計和最新軟件VIVADO的使用(結(jié)合ISE軟件進行過渡),以及如何使用altium designer或者CADENCE。
雷達信號占用的典型頻段是從500兆赫-18吉赫,毫米波雷達的工作頻率達到40吉赫甚至更高,雷達偵察系統(tǒng)事先不能確切知道會有哪些雷達將要工作,也不可能知道...
FPGA之硬件語法篇:用Verilog代碼仿真與驗證數(shù)字硬件電路
大家都知道軟件設(shè)計使用軟件編程語言,例如我們熟知的C、Java等等,而FPGA設(shè)計使用的是HDL語言,例如VHDL和Verilog HDL。說的直白點,...
FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試,設(shè)計者以及實際需求建立算法架構(gòu),利用EDA建立設(shè)計方案或HD編寫設(shè)計代碼,通過代碼仿真保證設(shè)...
FPGA視頻教程:SF-EP1C開發(fā)板-基于M4K塊的移位寄存器配置仿真實驗
移位寄存器是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎(chǔ)的器件,數(shù)據(jù)以并行或串行的方式輸入到該器件中,然后每個時間脈沖依次向左或右移動一個比特,在輸出端...
鎖相環(huán)PLL,用來統(tǒng)一整合時鐘信號,使高頻器件正常工作,如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作,通常需要外部的輸入信...
FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試,設(shè)計者以及實際需求建立算法架構(gòu),利用EDA建立設(shè)計方案或HD編寫設(shè)計代碼,通過代碼仿真保證設(shè)...
運用 FPGA可以實現(xiàn)板機調(diào)試、代碼仿真與其他有關(guān)的設(shè)計操作,確保當前的代碼編寫方式以及設(shè)計方案都能符合特定的設(shè)計需求。 除此以外,關(guān)于設(shè)計算法應(yīng)當將合...
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真...
在計算機中,先入先出隊列是一種傳統(tǒng)的按序執(zhí)行方法,先進入的指令先完成并引退,跟著才執(zhí)行第二條指令(指令就是計算機在響應(yīng)用戶操作的程序代碼,對用戶而言是透明的)。
用代碼實現(xiàn)數(shù)字時鐘功能及進行modelsim仿真
ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化...
FPGA視頻教程:SF-EP1C開發(fā)板-基于M4K塊的單口RAM配置仿真實驗
隨機存取存儲器(RAM)既可向指定單元存入信息又可從指定單元讀出信息。任何RAM中存儲的信息在斷電后均會丟失,所以RAM是易失性存儲器。ROM為只讀存儲...
深入淺出玩轉(zhuǎn)FPGA視頻:基于M4K塊的單口RAM配置仿真實驗
隨機存取存儲器(RAM)既可向指定單元存入信息又可從指定單元讀出信息。任何RAM中存儲的信息在斷電后均會丟失,所以RAM是易失性存儲器。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |