現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)上，CPU執(zhí)行指令的速度遠(yuǎn)遠(yuǎn)大于CPU訪問(wèn)內(nèi)存的速度，于是引入Cache機(jī)制來(lái)加速內(nèi)存訪問(wèn)速度。除了Cache以外，分支預(yù)測(cè)和指令預(yù)取也在很大程度上提升了CPU的執(zhí)行速度。隨著SMP的出現(xiàn)，多線程編程模型被廣泛應(yīng)用，在多線程模型下對(duì)共享變量的訪問(wèn)變成了一個(gè)復(fù)雜的問(wèn)題。于是我們有必要了解一下內(nèi)存模型，這是多處理器架構(gòu)下并發(fā)編程里必須掌握的一個(gè)基礎(chǔ)概念。

　　1. 什么是內(nèi)存模型？

　　到底什么是內(nèi)存模型呢？看到有兩種不同的觀點(diǎn)：

　　· A：內(nèi)存模型是從來(lái)描述編程語(yǔ)言在支持多線程編程中對(duì)共享內(nèi)存訪問(wèn)的順序。

　　· B：內(nèi)存模型的本質(zhì)是指在單線程情況下CPU指令在多大程度上發(fā)生指令重排（reorder）［1］。

　　實(shí)際上A，B兩種說(shuō)法都是正確的，只不過(guò)是在嘗試從不同的角度去說(shuō)明memory model的概念。個(gè)人認(rèn)為，內(nèi)存模型表達(dá)為“內(nèi)存順序模型”可能更加貼切一點(diǎn)。

　　一個(gè)良好的memory model定義包含3個(gè)方面：

　　· Atomic Operations

　　· Partial order of operations

　　· Visable effects of operations

　　這里要強(qiáng)調(diào)的是：我們這里所說(shuō)的浪潮服務(wù)器內(nèi)存模型和CPU的體系結(jié)構(gòu)、編譯器實(shí)現(xiàn)和編程語(yǔ)言規(guī)范3個(gè)層面都有關(guān)系。