描述

直接數(shù)字合成器 (DDS) 是軟件定義無線電和數(shù)字通信系統(tǒng)中的關(guān)鍵工具，因?yàn)樗鼈兲峁┝艘环N在數(shù)字域中生成復(fù)雜信號(hào)的方法，該信號(hào)也是可變的。雖然 DDS 背后的理論相當(dāng)簡(jiǎn)單，但第一次在 FPGA 中實(shí)現(xiàn)它可能有點(diǎn)挑戰(zhàn)性，這就是為什么我想創(chuàng)建這個(gè)項(xiàng)目作為一個(gè)非常簡(jiǎn)單的示例，說明如何采用 Xilinx DDS 編譯器 IP 并獲得它在 Ultra96 板的可編程邏輯中運(yùn)行。

也稱為數(shù)控振蕩器 (NCO)，DDS 包含一個(gè)正弦曲線數(shù)據(jù)值的查找表，該表采用給定的相位值并輸出正弦曲線的適當(dāng)數(shù)據(jù)/幅度值。該輸入值決定了輸出波形的頻率，該值越小，DDS 通過正弦查找表的速度越慢，輸出波形的頻率越低。相反，輸入值越高，DDS 通過查找表的速度越快，輸出波形的頻率越高。這個(gè)輸入值通常被稱為調(diào)諧字，但在賽靈思 DDS 編譯器 IP 中，它被稱為相位增量。

16 位相位累加器示例。

?

如上圖所示，該相位增量值 (Δθ) 越大，代表復(fù)雜波形的單位圓周圍的 DDS 步長(zhǎng)越快。當(dāng) M 加倍時(shí)，產(chǎn)生的復(fù)雜波形的頻率也加倍，因?yàn)樗@單位圓的速度是原來的兩倍。與該單位圓的相位值相關(guān)的數(shù)據(jù)點(diǎn)存儲(chǔ)在 DDS 的查找表中。

在這一點(diǎn)上，我們可以看到 DDS 的主要優(yōu)勢(shì)之一：我們可以通過改變告訴 DDS 多快通過查找表的輸入值（又名 - 多快繞單位圓移動(dòng)）。

輸入相位增量值不斷添加到自身 (A1 和 D1) 以生成所需輸出波形的每個(gè)瞬時(shí)值，從而從查找表 (T1) 中獲取該瞬時(shí)相位值的適當(dāng)數(shù)據(jù)值/幅度。

DDS 內(nèi)核的簡(jiǎn)化框圖。

?

為了演示 DDS 及其輸出波形頻率變化的容易程度，我決定一個(gè)簡(jiǎn)單的啁啾波形是合適的。啁啾是正弦曲線以一個(gè)頻率開始，然后在一段時(shí)間內(nèi)線性增加或減少（這有時(shí)也稱為掃描）。

隨著正弦波頻率增加的簡(jiǎn)單啁啾聲

?

我決定在 26 微秒內(nèi)以 1MHz 的步長(zhǎng)從 1MHz 到 25MHz 做一個(gè)簡(jiǎn)單的啁啾（我的結(jié)構(gòu)時(shí)鐘是 100MHz，即每個(gè)時(shí)鐘周期 10 納秒，我隨機(jī)選擇讓 DDS 編譯器輸出每個(gè)頻率 1 微秒以便在邏輯分析儀窗口中輕松查看）。

?

通過遞歸地將 1MHz 的相位增量值添加到自身，然后將其作為輸入饋送到 DDS 編譯器，這實(shí)現(xiàn)了我的啁啾從 1MHz 到 FPGA 結(jié)構(gòu)時(shí)鐘的一半（在 ILA 中采樣時(shí)保持奈奎斯特規(guī)則）以 1MHz 步長(zhǎng)。我選擇只提高到 25MHz，這樣整個(gè)啁啾聲就可以立即顯示在我的屏幕上以進(jìn)行截圖，但是我的結(jié)構(gòu)時(shí)鐘設(shè)置為 100MHz，所以我可以提高到 50MHz。

我使用來自 PG141 的以下等式計(jì)算了 B 列中每個(gè)輸出波形頻率的 C 列中的相位增量值：

DDS 標(biāo)準(zhǔn)操作模式計(jì)算輸出頻率/相位增量值。

?

然后我將 C 列中的相位增量值轉(zhuǎn)換為十六進(jìn)制以去掉小數(shù)位，因?yàn)槲沂窃?Verilog 中編寫這段代碼的。我創(chuàng)建了 E 列和 F 列來表明相位增量的差異確實(shí)導(dǎo)致了與 1MHz 相同的十六進(jìn)制值。

從我在之前的一個(gè)項(xiàng)目中為 Ultra96 生成的 Vivado 項(xiàng)目開始，需要將三件事添加到此 DDS 啁啾的頂層包裝器中：

1 - Xilinx DDS 編譯器。2 - 與 DDS 的 AXI Stream slave 和 master 接口的邏輯。3 - 一個(gè)集成邏輯分析儀 (ILA) IP，用于查看 DDS 的輸出波形。

在 Vivado 的 Flow Navigator 列下，打開 IP 存儲(chǔ)庫并搜索“DDS”。當(dāng) DDS 編譯器 IP 出現(xiàn)在 IP 存儲(chǔ)庫的列表中時(shí)，雙擊它后，將彈出一個(gè)對(duì)話框。單擊“自定義 IP”按鈕，將出現(xiàn) DDS 編譯器的配置窗口。

DDS 編譯器的主系統(tǒng)設(shè)置選項(xiàng)卡。

?

在如上所示的第一個(gè)選項(xiàng)卡中，出于我們的目的，所有默認(rèn)設(shè)置都可以保留。

在第二個(gè)選項(xiàng)卡下，為相位增量和偏移可編程性選擇流式傳輸。我發(fā)現(xiàn)這使得從 AXI Stream 接口變得最簡(jiǎn)單。

DDS 編譯器的相位和輸出波形設(shè)置選項(xiàng)卡。

?

此外，對(duì)于 DDS 編譯器的 AXI Stream 接口，在詳細(xì)實(shí)現(xiàn)選項(xiàng)卡下，選中“輸出 TREADY”框。我發(fā)現(xiàn)在處理 AXI Stream 時(shí)，TREADY 信號(hào)幾乎總是一個(gè)必要的信號(hào)。

DDS 編譯器的 AXI 流設(shè)置選項(xiàng)卡。

?

在添加 ILA 時(shí)，我總共添加了 4 個(gè)探針，用于監(jiān)控 DDS 從接口上的輸入相位增量值以及 DDS 在其主接口上的輸出數(shù)據(jù)和相位值。我將 Ultra96 上的 UltraScale 芯片設(shè)置的深度盡可能大，以方便我的設(shè)計(jì)，即 65536。我建議始終嘗試設(shè)置 ILA 以捕獲盡可能多的數(shù)據(jù)。

在我的 Ultra96 頂級(jí)包裝器中實(shí)例化 DDS、ILA 和 AXI 流接口。

?

例化 ILA 和 DDS IP 模塊后，我編寫了自己的簡(jiǎn)單狀態(tài)機(jī)來創(chuàng)建 AXI Stream 接口，將相位增量值輸入到 DDS，然后等待 1 微秒，然后將 1MHz 步長(zhǎng)添加到相位增量值并輸入到DDS。該狀態(tài)機(jī)還保持計(jì)數(shù)，因此在達(dá)到 25MHz 的相位增量值后，它會(huì)在下一次迭代中回到 1MHz。

我發(fā)現(xiàn)這個(gè)簡(jiǎn)單的 AXI Stream 接口狀態(tài)機(jī)在許多不同的應(yīng)用程序中都非常方便。主要的邏輯步驟是：1 - 設(shè)置初始值。2 - 將目標(biāo) IP 的從接口上的 Tvalid 信號(hào)設(shè)置為高電平。3 - 設(shè)置要在目標(biāo) IP 的從接口上輸入的數(shù)據(jù)值（相位增量值到 DDS 編譯器）。4 - 檢查來自目標(biāo) IP 的從接口的 Tready 信號(hào)，以驗(yàn)證它是否已準(zhǔn)備好接收下一個(gè)數(shù)據(jù)值。

我的狀態(tài)機(jī)突出顯示了每個(gè)周期將 1MHz 添加到相位增量的步驟。

?

我的所有文件都在鏈接的 Github 存儲(chǔ)庫中，以及這里狀態(tài)機(jī)的完整代碼。

我的帶有 JTAG/UART 轉(zhuǎn) USB pod 的 Ultra96 V2。

?

生成新的比特流后，打開 Ultra96 的電源并連接到其 JTAG 端口（您可以使用飛線完成此操作，但 Ultra96 的 JTAG 到 USB 接口將使您的生活變得更輕松）。

從 Vivado 的 Flow Navigator 中，選擇Open Hardware Manager ，然后選擇Open Target和Autodetect選項(xiàng)。一旦硬件管理器與 Ultra96 建立連接，選擇Program Device選項(xiàng)并指定剛剛使用 DDS 邏輯創(chuàng)建的新比特流。

成功閃光后，ILA 窗口將出現(xiàn)，如果您單擊即時(shí)捕捉按鈕（帶有 >> 字符的藍(lán)色按鈕），您將看到 DDS 不斷循環(huán)的啁啾聲。

從 1MHz 到 25MHz 的單啁啾

?

ILA 頂部的圖是 DDS 編譯器輸出的實(shí)際正弦波形，下圖是其瞬時(shí)相位值。向下的第三個(gè)圖是輸入到 DDS 編譯器的相位增量值。

底部的十六進(jìn)制值只是狀態(tài)機(jī)狀態(tài)，用于演示每個(gè)狀態(tài)如何與 DDS 編譯器的控制相關(guān)。

啁啾的兩個(gè)周期。

?

我希望這個(gè)簡(jiǎn)單的 DDS 編譯器示例對(duì)您有所幫助。如果您想進(jìn)一步閱讀，我附上了 Xilinx 的 DDS 編譯器 (PG141) 產(chǎn)品指南，其中深入解釋了其操作理論。