數(shù)字射頻存儲(chǔ)器（DRFM）具有對(duì)射頻和微波信號(hào)的存儲(chǔ)及再現(xiàn)能力，已發(fā)展成為現(xiàn)代電子戰(zhàn)系統(tǒng)和儀器測(cè)試系統(tǒng)的重要組成部分。作為DRFM 的核心部分，超高速ADC，DAC 的性能直接決定了它處理模擬信號(hào)的能力。但是，由于半導(dǎo)體工藝及器件性能的限制，高采樣率、高分辨率的ADC 及DAC 難以實(shí)現(xiàn)。由于相位數(shù)字化比傳統(tǒng)的幅度數(shù)字化有多種優(yōu)點(diǎn)，且采用相位量化可降低對(duì)上述電路的要求，所以含相位體制ADC 及DAC 的DRFM 系統(tǒng)得到廣泛應(yīng)用［1～4 ］。本文利用GaAs MESFET 全離子注入非自對(duì)準(zhǔn)常規(guī)工藝設(shè)計(jì)了用于3bit 相位體制DRFM 系統(tǒng)的單片超高速相位體制ADC。測(cè)試結(jié)果表明，電路可在2GHz 時(shí)鐘速率下完成采樣、量化，達(dá)到1.2Gbp s 的輸出碼流速率，其瞬時(shí)帶寬可達(dá)150MHz，具備±0.22LSB 的相位精度。

　　電路設(shè)計(jì)

　　3bit 相位體制ADC 的量化對(duì)象是輸入信號(hào)的相位量，基本功能是將輸入的兩路正交模擬信號(hào)轉(zhuǎn)換為四路含相位信息的數(shù)字信號(hào)。輸出信號(hào)是占空比為1：1、頻率與輸入正交信號(hào)同頻率的方波信號(hào)，但每相鄰兩路之間的相位差為45°［3 ］。3bit 相位體制ADC 的輸入輸出時(shí)序關(guān)系及真值表分別如圖1、表1 所示。所以，3bit 相位體制ADC 的輸出信號(hào)每周期含8 個(gè)相位態(tài)，電路的轉(zhuǎn)換速率為輸入模擬信號(hào)頻率的8 倍。