系統(tǒng)在上電復位時，SPI工作在標準SPI模式，禁止FIFO功能。FIFO的寄存器SPIFFTX、SPIFFRX和SPIFFCT不起作用。通過將SPIFFTX寄存器中的SPIFFEN的位置為1，使能FIFO模式。SPIRST能在操作的任一階段復位FIFO模式。
　　FIFO模式有2個中斷，一個用于發(fā)送FIFO、SPITXINT，另一個用于接收FIFO、SPIINT／SPIRXINT。對于SPI FIFO接收來說，產(chǎn)生接收錯誤或者接收FIFO溢出都會產(chǎn)生SPIINT／SPIRXINT中斷。對于標準SPI的發(fā)送和接收，唯一的SPIINT將被禁止且這個中斷將服務于SPI接收FIFO中斷。發(fā)送和接收都能產(chǎn)生CPU中斷。一旦發(fā)送FIFO狀態(tài)位TXFFST（位12～8）和中斷觸發(fā)級別位TXFFIL（位4～0）匹配，就會觸發(fā)中斷。這給SPI的發(fā)送和接收提供了可編程的中斷觸發(fā)器。接收FIFO的觸發(fā)級別位的缺省值是0xll111，發(fā)送FIFO的觸發(fā)級別位的缺省值是0x00000。
　　發(fā)送和接收緩沖器使用2個16×16 FIFO，標準SPI功能的一個字的發(fā)送緩沖器作為在發(fā)送FIFO和移位寄存器間的發(fā)送緩沖器。移位寄存器的最后一位被移出后，這個一字發(fā)送緩沖器將從發(fā)送∏FO裝載。FIFO中的字發(fā)送到發(fā)送移位寄存器的速率是可編程的。SPIFFCT寄存器位FFTXDLY7～FFTXDILYO定義了在兩個字發(fā)送間的延時，這個延時以SPI串行時鐘周期的數(shù)量來定義。該8位寄存器可以定義最小0個串行時鐘周期的延遲和最大256個串行時鐘周期的延時。0時鐘周期延時的SPI模塊能將FIFO字一位緊接一位的移位，連續(xù)發(fā)送數(shù)據(jù)。256個時鐘周期延遲的SPI模塊能在最大延遲模式下發(fā)送數(shù)據(jù)，每個FIFO字的移位間隔256個SPI時鐘周期的延時。可編程延時的特點，使得SPI接口可以方便地同許多速率較慢的SPI外設如EEPROM、ADO、DAC等直接連接。
　　發(fā)送和接收FIFO都有狀態(tài)位TXFFST或RXFFST（位12～0），狀態(tài)位定義任何時刻在FIFO中可獲得的字的數(shù)量。當發(fā)送FIFO復位位TXFIFO和接收復位位RXFIFO被設置為1時，F(xiàn)IFO指針指向0。一旦這兩個復位位被清除為0，則FIFO將重新開始操作。
SPI數(shù)據(jù)傳輸從設備模式
　　在從模式中（MASTER／SLAVE＝0），SPISOMI引腳為數(shù)據(jù)輸出引腳，SPISIMO引腳為數(shù)據(jù)輸入引腳。SPICLK引腳為串行移位時鐘的輸入，該時鐘由網(wǎng)絡主控制器提供，傳輸率也由該時鐘決定。SPIC LK輸入頻率不應超過CLKOUT頻率的四分之一。
　　當從SPI設各檢測到來自網(wǎng)絡主控制器的SPICLK信號的合適時鐘邊沿時，已經(jīng)寫人SPI－DAT或SPITXBUF寄存器的數(shù)據(jù)被發(fā)送到網(wǎng)絡上。要發(fā)送字符的所有位移出SPIDAT寄存器后，寫人到SPITXBUF寄存器的數(shù)據(jù)將會傳送到SPIDAT寄存器。如果向SPITXBUF寫人數(shù)據(jù)時沒有數(shù)據(jù)發(fā)送，數(shù)據(jù)將立即傳送到SPIDAT寄存器。為了能夠接收數(shù)據(jù)，從SPI設備等待網(wǎng)絡主控制器發(fā)送SPICLK信號，然后將SPISIMO引腳上的數(shù)據(jù)移入到SPIDAT寄存器中。如果從控制器同時也發(fā)送數(shù)據(jù)，而且SPITXBUF還沒有裝載數(shù)據(jù)，則必須在SPICLK開始之前把數(shù)據(jù)寫人到SPITXBUF或SPIDAT寄存器。
　　當TALK位（SPICTL．1）清零，數(shù)據(jù)發(fā)送被禁止，輸出引腳（SPISOMI）處于高阻狀態(tài)。如果在發(fā)送數(shù)據(jù)期間將TALK位（SPICTL.1）清零，即使SPISOMI引腳被強制置成高阻狀態(tài)也要完成當前的字符傳輸。這樣可以保證SPI設各能夠正確地接收數(shù)據(jù)。TALK位允許在網(wǎng)絡上有許多個從SPI設備，但在某一時刻只能有1個從設各來驅(qū)動SPISOMI。
　　SPISTE引腳用作從動選擇引腳時，當該引腳為低電平時，允許從SPI設各向串行總線發(fā)送數(shù)據(jù)；當該引腳為高電平時，從SPI串行移位寄存器停止工作，串行輸出引腳被置成高阻狀態(tài)。在同一網(wǎng)絡上可以連接多個從SPI設各，但同一時刻只能有1個設各起作用。