傳統(tǒng)的大型LED顯示屏系統(tǒng)以單片機(jī)MCU、ARM 或PLD為核心控制芯片，以FPGA為核心的led顯示屏控制系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)起來比較復(fù)雜，并且需要以高性能的FPGA芯片作為基礎(chǔ)，而以微處理器為核心的LED顯示屏控制系統(tǒng)不夠靈活，在改變LED屏幕顯示尺寸時(shí)，需要大幅修改系統(tǒng)設(shè)計(jì)，PLD雖在處理速度上有較大提高且能很好地控制多模塊顯示，但其在時(shí)序電路描述方面明顯不如FPGA。提出了基于FPGA與單片機(jī)MCU的大型LED顯示屏系統(tǒng)設(shè)計(jì)方案，該系統(tǒng)中FPGA為主控制單元，單片機(jī)為掃描控制單元，該方案簡化電路，提高系統(tǒng)的靈活性和可靠性。實(shí)踐仿真結(jié)果表明：系統(tǒng)顯示內(nèi)容較多，能較好地支持彩色顯示，降低了功耗，實(shí)現(xiàn)了現(xiàn)場(chǎng)實(shí)時(shí)控制顯示。

　　隨著平板顯示技術(shù)的不斷更新，大型LED顯示系統(tǒng)利用發(fā)光二極管構(gòu)成的點(diǎn)陣模塊或像素單元組成大面積顯示屏，主要顯示字符、圖像等信息，具有低功耗、低成本、高亮度、長壽命、寬視角等優(yōu)點(diǎn)。近年來廣泛應(yīng)用在證券交易所、車站機(jī)場(chǎng)、體育場(chǎng)館、道路交通、廣告媒體等場(chǎng)所。

　　通常用單一單片機(jī)作為主控器件控制和協(xié)調(diào)大屏幕顯示。由多片單片機(jī)構(gòu)成的多處理器系統(tǒng)，其中一片作為主CPU，其他作為子CPU共同控制大屏幕的顯示，該系統(tǒng)可以減輕主CPU 的負(fù)擔(dān)，提高了LED點(diǎn)陣的刷新頻率。但單片機(jī)的驅(qū)動(dòng)頻率有限，無法驅(qū)動(dòng)等分辨率LED屏幕，尤其是對(duì)于多灰度級(jí)彩色大屏幕，數(shù)據(jù)送到顯示屏之前要進(jìn)行灰度調(diào)制重現(xiàn)圖像的色彩，對(duì)數(shù)據(jù)的處理速度要求更高，單片機(jī)控制在速度上無法滿足上述要求。因此該方案主要應(yīng)用于實(shí)時(shí)性要求不高的場(chǎng)合，主要進(jìn)行一些文字、圖片等靜態(tài)異步顯示的控制。視頻圖像信號(hào)頻率高、數(shù)據(jù)量大，要求實(shí)時(shí)處理，采用FPGA/CPLD設(shè)計(jì)控制電路，其中的同步控制、主從控制、讀寫控制和灰度調(diào)制等大量電路進(jìn)行了集成，簡化系統(tǒng)結(jié)構(gòu)，便于調(diào)試且系統(tǒng)結(jié)構(gòu)緊湊，工作可靠。與單片機(jī)控制電路相比，電路結(jié)構(gòu)明顯簡潔，電路的面積減小，可靠性增強(qiáng)，調(diào)試也更為簡單，由于FPGA/CPLD可以并行處理多個(gè)進(jìn)程，比起單片機(jī)對(duì)任務(wù)的順序處理效率更高，點(diǎn)陣的刷新頻率也隨之提高。

　　對(duì)實(shí)時(shí)性要求較高、數(shù)據(jù)量較大的場(chǎng)合下，可編程邏輯器件是首選的核心數(shù)據(jù)處理器。本系統(tǒng)考慮對(duì)于傳輸視頻數(shù)據(jù)大小和驅(qū)動(dòng)LED大屏幕刷新頻率的要求，LED發(fā)送卡、接收卡均采用FPGA作為核心處理器，筆者選擇Xilinx公司基于90nm工藝制造的XC3S250E-FTG256，內(nèi)有25萬邏輯門，最高頻率可以達(dá)到600MHz，完全可以滿足系統(tǒng)速度的要求在系統(tǒng)中作為掃描控制單元，同時(shí)以MCU芯片為主控制單元。采用該方案可以有效簡化顯示屏的電路結(jié)構(gòu)，從而提高了整個(gè)控制系統(tǒng)的靈活性和可靠性。

　　1 系統(tǒng)的組成和工作原理

　　該系統(tǒng)采用89C51單片機(jī)和SDRAM 組成控制中心，由基于Xilinx公司的FPGA的90nm工藝制造的XC3S250E-FTG256和RAM 組成掃描控制模塊，以FLASH作為存儲(chǔ)器模塊，采用以太網(wǎng)傳輸數(shù)據(jù)，組成LED屏的控制系統(tǒng)。系統(tǒng)結(jié)構(gòu)如圖1所示。其工作原理為：主機(jī)通過TFTP協(xié)議將圖片傳輸給系統(tǒng)以太網(wǎng)接口模塊，以太網(wǎng)接口模塊解析協(xié)議，接收?qǐng)D片數(shù)據(jù)，然后將數(shù)據(jù)傳輸給MCU，MCU 將接收到的數(shù)據(jù)寫入存儲(chǔ)模塊NAND FLASH.在顯示時(shí)，MCU讀取FLASH 中的數(shù)據(jù)，通過SPI接口將數(shù)據(jù)傳輸給FPGA掃描控制模塊，經(jīng)掃描控制模塊處理后傳輸?shù)絃ED屏幕上顯示。

　　2 硬件系統(tǒng)設(shè)計(jì)

　　2.1存儲(chǔ)器電路設(shè)計(jì)

　　本系統(tǒng)中需要用2片RAM 芯片作為緩存來存儲(chǔ)視頻數(shù)據(jù)，并以乒乓方式進(jìn)行快速讀寫操作。目前主要有動(dòng)態(tài)存儲(chǔ)器（DRAM）和靜態(tài)存儲(chǔ)器（SRAM），SRAM 的讀寫時(shí)間短，靜態(tài)功耗比較低，總線利用率高，它不需要刷新電路就能保存內(nèi)部存儲(chǔ)的數(shù)據(jù)，但是它的集成度較低，相同的容量占用體積大，價(jià)格較高，主要用于性能要求較高的領(lǐng)域。