全面地介紹了VHDL硬件描述語言的基本知識和利用VHDL進行數(shù)字電路系統(tǒng)設(shè)計的方法。全書共分13章：第1－6章主要介紹VHDL語言的基本語法知識；第7－9章介紹利用VHDL設(shè)計組合邏輯電路和時序邏輯電路（包括狀態(tài)機）的基本方法；第10、11章簡單扼要地介紹了VHDL設(shè)計中的仿真和綜合的內(nèi)容；第12章介紹ALTERA公司的MAX＋PLUSII開發(fā)工具的使用；第13章給出了3個VHDL層次性設(shè)計的實例，以進一步提高讀者學(xué)習和使VHDL的能力。本書注重基礎(chǔ)知識的介紹，力求向讀者系統(tǒng)地講解VHDL硬件描述語言的使用。它可以作為具有一定的數(shù)字電路基礎(chǔ)知識的大學(xué)本科和研究生用書，也可供從事電路設(shè)計的工程人員參考。

第1章  EDA與硬件描述語言                  
 1. 1　電子設(shè)計自動化（EDA）技術(shù)                  
 1. 1. 1　EDA的發(fā)展                  
 1. 1. 2　層次性設(shè)計技術(shù)                  
 1. 1. 3　EDA技術(shù)的基本特征和工具                  
 1. 2  硬件描述語言                  
 1. 2. 1  VHDL硬件描述語言                  
 1. 2. 2  VHDL的發(fā)展趨勢                  
 1. 3　可編程集成電路與系統(tǒng)設(shè)計                  
 第2章　VHDL基本結(jié)構(gòu)                  
 2. 1　實體                  
 2. 1. 1　類屬說明（GENERIC）                  
 2. 1. 2　端口說明（PORT）                  
 2. 2　結(jié)構(gòu)體                  
 2. 2. 1　結(jié)構(gòu)體名                  
 2. 2. 2　結(jié)構(gòu)體定義語句                  
 2. 2. 3　功能描述語句                  
 2. 3　塊. 子程序和進程                  
 2. 3. 1  塊語句（BLOCK）                  
 2. 3. 2　進程（PROCESS）                  
 2. 3. 3　子程序（SUBPROGRAM）                  
 2. 4　庫和程序包                  
 2. 4. 1　庫（LIBRARY）                  
 2. 4. 2　程序包（PACKAGE）                  
 2. 5　配置                  
 2. 5. 1  配置類型                  
 2. 5. 2　配置說明                  
 第3章　VHDL語言元素                  
 3. 1　VHDL語言的客體                  
 3. 1. 1　常量（CONSTANT）                  
 3. 1. 2　變量（VARIABLE）                  
 3. 1. 3　信號（SIGNAL）                  
 3. 1. 4　信號與變量的區(qū)別                  
 3. 2　VHDL數(shù)據(jù)類型                  
 3. 2. 1　VHDL中預(yù)定義的數(shù)據(jù)類型                  
 3. 2. 2　用戶自定義數(shù)據(jù)類型                  
 3. 2. 3　IEEE預(yù)定義標準                  
 3. 3　數(shù)據(jù)類型轉(zhuǎn)換                  
 3. 3. 1　用函數(shù)進行類型轉(zhuǎn)換                  
 3. 3. 2　類型標記法實現(xiàn)類型轉(zhuǎn)換                  
 3. 3. 3　常數(shù)實現(xiàn)類型轉(zhuǎn)換                  
 3. 4  VHDL操作符                  
 3. 4. 1　邏輯運算符                  
 3. 4. 2　算術(shù)運算符                  
 3. 5　VHDL詞法規(guī)則與標識符                  
 3. 5. 1　調(diào)法規(guī)則                  
 3. 5. 2　標識符                  
 第4章　VHDL的描述風格                  
 4. 1　行為描述方式                  
 4. 2　數(shù)據(jù)流描述方式（RTL描述方式）                  
 4. 2. 1　寄存器引入方法                  
 4. 2. 2　寄存器引入的錯誤                  
 4. 2. 3　引入寄存器的技巧                  
 4. 3　結(jié)構(gòu)化描述方式                  
 4. 4　混合描述風格                  
 第5章　VHDL并行語句                  
 5. 1  進程語句（PROCESS）                  
 5. 2  塊語句                  
 5. 3　并行信號賦值語句                  
 5. 4　并行過程調(diào)用語句                  
 5. 5　并行斷言語句                  
 5. 6　元件例化語句（COMPONENT＿INSTANT）                  
 5. 7　生成語句（GENERATE）                  
 第6章　CHDL順序語句                  
 6. 1　順序賦值語句                  
 6. 1. 1　變量賦值語句                  
 6. 1. 2　信號賦值語句                  
 6. 1. 3　賦值目標                  
 6. 2　WAIT語句                  
 6. 3　流程控制語句                  
 6. 3. 1　IF語句                  
 6. 3. 2  CASE語句                  
 6. 3. 3  LOOP語句                  
 6. 3. 4  NEXT語句                  
 6. 3. 5  EXIT語句                  
 6. 3. 6　返回語句RETURN                  
 6. 3. 7　NULL語句                  
 6. 4　子程序調(diào)用語句                  
 6. 5　其他語句和說明                  
 6. 5. 1  屬性                  
 6. 5. 2  TEXTIO操作                  
 第7章　組合邏輯電路模塊                  
 7. 1　門電路                  
 7. 1. 1　二輸入與非門電路                  
 7. 1. 2  二輸入或非門電路                  
 7. 1. 3　二輸入異或門電路                  
 7. 1. 4  反向器門電路                  
 7. 1. 5　單向總線緩沖器                  
 7. 1. 6　雙向總線緩沖器                  
 7. 2　編碼器. 譯碼器. 選擇器電路                  
 7. 2. 1　編碼器的設(shè)計                  
 7. 2. 2　譯碼器的設(shè)計                  
 7. 2. 3　選擇器的設(shè)計                  
 7. 3　運算器的設(shè)計                  
 7. 3. 1　8位加法器設(shè)計                  
 7. 3. 2　8位乘法器                  
 7. 3. 3　比較器                  
 第8章  時序邏輯電路設(shè)計                  
 8. 1　時鐘信號                  
 8. 2　復(fù)位信號                  
 8. 3　觸發(fā)器設(shè)計模塊                  
 8. 4　計數(shù)器的設(shè)計                  
 8. 4. 1　同步計數(shù)器                  
 8. 4. 2　?？勺?6位加法計數(shù)器                  
 8. 4. 3　異步計數(shù)器                  
 8. 5　存儲器的設(shè)計                  
 8. 5. 1　只讀存儲器（ROM）                  
 8. 5. 2　隨機存取存儲器（RAM）                  
 8. 5. 3　堆棧                  
 第9章  狀態(tài)機的設(shè)計                  
 9. 1  MOORE型狀態(tài)機的設(shè)計                  
 9. 2  MEALY型狀態(tài)機的設(shè)計                  
 9. 3　狀態(tài)機設(shè)計的一般過程                  
 9. 4　三態(tài)門                  
 第10章  仿真                  
 10. 1　慣性延遲                  
 10. 1. 1　信號慣性延遲的用法                  
 10. 1. 2　慣性延遲的規(guī)則                  
 10. 2　傳輸延遲                  
 10. 3　信號的延遲和延緩進程                  
 10. 3. 1　延遲                  
 10. 3. 2　延緩進程                  
 10. 4　仿真概述與仿真模塊的設(shè)計                  
 10. 5　仿真測試程序設(shè)計                  
 第11章　綜合                  
 11. 1　邏輯綜合概述                  
 11. 1. 1　約束條件                  
 11. 1. 2　設(shè)計環(huán)境                  
 11. 1. 3　工藝庫                  
 11. 1. 4　邏輯綜合的步驟                  
 11. 2  VHDL語言描述與硬件實現(xiàn)                  
 11. 2. 1  VHDL類型                  
 11. 2. 2　VHDL客體                  
 11. 2. 3　運算符                  
 11. 2. 4　順序語句                  
 11. 2. 5　并行語句                  
 11. 3　VHDL語法對應(yīng)的硬件器件                  
 11. 3. 1　組合邏輯電路                  
 11. 3. 2　時序邏輯電路                  
 第12章　MAX＋PLUSII開發(fā)工具                  
 12. 1  MAX＋PLUSII概況                  
 12. 1. 1  MAX＋PLUSII的安裝                  
 12. 1. 2  MAX＋PLUSII對VHDL的支持                  
 12. 1. 3  MAX＋PLUSII的設(shè)計                  
 12. 2  MAX＋PLUSII系統(tǒng)的使用                  
 第13章  VHDL設(shè)計實例                  
 13. 1　數(shù)字電子鐘                  
 13. 2　可編程并行接口適配器                  
 13. 2. 1  a8255的一般特征與概述                  
 13. 2. 2  a8255的控制寄存器和工作方式                  
 13. 2. 3　a8255的結(jié)構(gòu)設(shè)計                  
 13. 3　全雙工異步接收發(fā)送器的設(shè)計                  
 13. 3. 1　頂層設(shè)計                  
 13. 3. 2　低層次的設(shè)計                  
 附錄　VHDL標準包集合文件                  
 參考文獻