Verilog HDL入門

　　第1章Verilog復雜數(shù)字設計綜述

　　1.1 數(shù)字電子系統(tǒng)CAD技術的發(fā)展

　　三個階段：

　?。?）20世紀60年代—80年代初期

　　CAD （Computer Aided Design）階段

　?。?）20世紀80年代初期—90年代初期

　　CAE（Computer Aided Engineering）階段

　?。?）20世紀90年代以來

　　EDA（Electronic Design Automation ）階段

　　數(shù)字系統(tǒng)EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言（Hardware Description Language ）完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。

　　EDA技術的出現(xiàn)，提高了電路設計效率和可行性，減輕了設計者勞動強度。20世紀90年代以來，在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。

　　可編程邏輯器件（如CPLD、FPGA）的應用已得到普及。這些器件可以通過軟件編程而對其硬件結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷。

　　1.2 硬件描述語言Verilog HDL

　　1.2.1 什么是Verilog HDL

　　Verilog HDL 是硬件描述語言的一種，它是目前應用最廣泛的硬件描述語言之一，用于數(shù)字系統(tǒng)的設計。設計者用它進行數(shù)字邏輯系統(tǒng)的仿真模擬、時序分析、邏輯綜合。