Cortex-M內(nèi)核共同特性

　　針對微控制器應(yīng)用

　　?對功耗和硅片面積進一步優(yōu)化

　　?更適合低成本和低功耗的應(yīng)用

　　?發(fā)生中斷和異常時自動保存現(xiàn)場

　　?進出異常處理的軟件開銷很小

　　?確定的指令執(zhí)行時間

　　?從確定性存儲器運行代碼時，指令執(zhí)行的時間總是相同

　　Cortex-M系列的軟件兼容性

　　向上路徑（M0-》M3-》M4）的移植直接了當(dāng)

　　?Cortex-Mx內(nèi)核的指令集是Cortex-My內(nèi)核（x《y）指令集的子集。軟件可以直接移植過去，性能則隨著MCU時鐘頻率的提高以及馮諾依曼到哈佛架構(gòu)的改進而得到提升

　　?推薦對代碼進行重新編譯

　　?從M0內(nèi)核升級到M3內(nèi)核：重新編譯可以充分利用更高效的指令，比如硬件除法

　　?從M0/M3內(nèi)核升級到帶FPU的M4內(nèi)核：某些代碼需要使用intrinsic重新編寫，以利用M4內(nèi)核高級的DSP/SIMD指令

　　?對于STM32家族內(nèi)的產(chǎn)品，豐富的外設(shè)也相互兼容以保證移植的順暢

　　向下路徑（M3-》M0）的移植需要注意

　　?M0內(nèi)核的NVIC和SCB寄存器只能字訪問，M3可支持字、半字、字節(jié)訪問

　　?M3內(nèi)核的某些NVIC和SCB寄存器在M0中沒有

　　?Interrupt Active Status Register

　　?Software Trigger Interrupt Register

　　?Vector Table Offset Register

　　?某些 fault status registers

　　?如果使用了匯編，某些指令不再被M0支持；對于C代碼，某些指令如硬件除法，編譯器會自動調(diào)用C庫函數(shù)來處理除法操作

　　?M0不支持非對齊數(shù)據(jù)傳輸

　　?M0不再具有M3所支持的位帶操作

　　?使用用戶線程模式和MPU特性的應(yīng)用則不能移植到M0內(nèi)核上

　　Cortex-M0處理器的微架構(gòu)

　　ARMv6M架構(gòu)

　　?Thumb-2指令

　　?集成可配置的NVIC

　　?和Cortex-M3兼容

　　?微處理器架構(gòu)

　　?帶跳轉(zhuǎn)預(yù)測的3級流水線

　　?1條 AHB-Lite總線接口

　　?可配置的超低功耗模式

　　?深度睡眠、喚醒中斷控制器

　　?針對廣泛應(yīng)用的靈活配置

　　?可配置的中斷控制器（帶優(yōu)先級的最多32個中斷）

　　?不帶內(nèi)存保護單元MPU

　　?可選的調(diào)試&跟蹤功能