亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA研究院

文章:96 被閱讀:26.3w 粉絲數(shù):22 關(guān)注數(shù):0 點(diǎn)贊數(shù):9

廣告

基于FPGA的高效除法器設(shè)計(jì)

FPGA可以通過(guò)除號(hào)直接實(shí)現(xiàn)除法,但是當(dāng)除數(shù)或被除數(shù)位寬較大時(shí),計(jì)算會(huì)變得緩慢,導(dǎo)致時(shí)序約束不能通過(guò)....
的頭像 FPGA研究院 發(fā)表于 10-28 14:56 ?1598次閱讀
基于FPGA的高效除法器設(shè)計(jì)

如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理

在游戲、影視和顯示領(lǐng)域,4K 已經(jīng)成為標(biāo)配。而今天,我們就來(lái)聊聊——如何用 FPGA 實(shí)現(xiàn) 4K 視....
的頭像 FPGA研究院 發(fā)表于 10-15 10:47 ?1334次閱讀
如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理

PathFinder在FPGA中的角色與缺陷

自 1990 年代末以來(lái),PathFinder 一直是 FPGA 布線(xiàn)(routing)階段的主力算....
的頭像 FPGA研究院 發(fā)表于 10-15 10:44 ?207次閱讀
PathFinder在FPGA中的角色與缺陷

詳解FPGA的輸入輸出處理

inout端口DataBus作為輸出的時(shí)候值為DataOut,作為輸入時(shí)為高阻態(tài)。
的頭像 FPGA研究院 發(fā)表于 10-15 10:42 ?922次閱讀
詳解FPGA的輸入輸出處理

使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡(jiǎn)單的DEMO

你有沒(méi)有遇過(guò)這種情況:系統(tǒng)里有兩塊 FPGA 或者 FPGA + CPU + FPGA,需要它們之間....
的頭像 FPGA研究院 發(fā)表于 10-10 10:09 ?252次閱讀
使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡(jiǎn)單的DEMO

如何在FPGA部署AI模型

如果你已經(jīng)在用 MATLAB 做深度學(xué)習(xí),那一定知道它的訓(xùn)練和仿真體驗(yàn)非常絲滑。但當(dāng)模型要真正落地到....
的頭像 FPGA研究院 發(fā)表于 09-24 10:00 ?3212次閱讀
如何在FPGA部署AI模型

圖像傳感器實(shí)際上是如何工作的

FPGA 廣泛應(yīng)用于各種圖像處理應(yīng)用,包括醫(yī)療和科學(xué)成像、空間成像、汽車(chē)和國(guó)防領(lǐng)域。
的頭像 FPGA研究院 發(fā)表于 09-06 09:54 ?802次閱讀
圖像傳感器實(shí)際上是如何工作的

FPGA FOC驅(qū)動(dòng)編碼器模塊介紹

在多路FOC驅(qū)動(dòng)板上,一共是支持了兩種編碼器和兩種角度獲取方式,分別是AS5047P和MT6835,....
的頭像 FPGA研究院 發(fā)表于 09-06 09:50 ?4581次閱讀
FPGA FOC驅(qū)動(dòng)編碼器模塊介紹

一文詳解xilinx 7系列FPGA配置技巧

本文旨在通過(guò)講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁(yè),通過(guò)....
的頭像 FPGA研究院 發(fā)表于 08-30 14:35 ?7438次閱讀
一文詳解xilinx 7系列FPGA配置技巧

基于FPGA實(shí)現(xiàn)FOC算法之Clark模塊設(shè)計(jì)

今天給大家講解的是FOC流程中的Clark變換,在流程圖中的位置如下圖所示。
的頭像 FPGA研究院 發(fā)表于 08-27 09:21 ?1225次閱讀
基于FPGA實(shí)現(xiàn)FOC算法之Clark模塊設(shè)計(jì)

FPGA時(shí)序分析工具TimeQuest詳解

上述代碼所描述的邏輯電路在Cyclone IV E的EP4CE10F17C8(65nm)這個(gè)器件上能....
的頭像 FPGA研究院 發(fā)表于 08-06 14:54 ?3314次閱讀
FPGA時(shí)序分析工具TimeQuest詳解

ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)....
的頭像 FPGA研究院 發(fā)表于 07-29 10:01 ?4720次閱讀
ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

10個(gè)RTL優(yōu)化實(shí)戰(zhàn)技巧

今天我給大家總結(jié)10個(gè)實(shí)戰(zhàn)級(jí)優(yōu)化技巧,每條都有具體案例,助你從根源上搞定資源問(wèn)題!
的頭像 FPGA研究院 發(fā)表于 07-21 15:01 ?444次閱讀

基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)

哈嘍,大家好,從今天開(kāi)始正式帶領(lǐng)大家從零到一,在FPGA平臺(tái)上實(shí)現(xiàn)FOC算法,整個(gè)算法的框架如下圖所....
的頭像 FPGA研究院 發(fā)表于 07-17 15:21 ?2976次閱讀
基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)

如何構(gòu)建帶有VGA輸出的低分辨率熱成像

在本文中,我們將介紹如何構(gòu)建帶有VGA輸出的低分辨率熱成像。該解決方案基于Melexis MLX90....
的頭像 FPGA研究院 發(fā)表于 07-15 11:06 ?3721次閱讀
如何構(gòu)建帶有VGA輸出的低分辨率熱成像

RTL級(jí)機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)

借助Verilog,在FPGA中實(shí)現(xiàn)了帶編碼器的兩臺(tái)電機(jī)的電機(jī)控制系統(tǒng)的RTL級(jí)設(shè)計(jì)。
的頭像 FPGA研究院 發(fā)表于 07-07 14:01 ?2342次閱讀
RTL級(jí)機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)

FPGA的基礎(chǔ)概念和應(yīng)用場(chǎng)景

在現(xiàn)代電子科技飛速發(fā)展的浪潮中,F(xiàn)PGA(Field Programmable Gate Array....
的頭像 FPGA研究院 發(fā)表于 06-30 16:13 ?3637次閱讀
FPGA的基礎(chǔ)概念和應(yīng)用場(chǎng)景

FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對(duì)比

在創(chuàng)建 RTL 示例時(shí),經(jīng)常使用 VHDL 2008 附帶的 VHDL 包。它提供了出色的功能,可以....
的頭像 FPGA研究院 發(fā)表于 06-23 09:53 ?688次閱讀
FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對(duì)比

Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

引言: 本文以TI的ADS4249(ADC)和DAC3482(DAC)之間的接口為例,介紹Alter....
的頭像 FPGA研究院 發(fā)表于 06-19 10:05 ?2536次閱讀
Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

FPGA使用Cordic算法求解角度正余弦值

在進(jìn)行坐標(biāo)變換的時(shí)候,需要計(jì)算角度的正余弦值,而在FPGA中是不能直接進(jìn)行求解的,需要采用其它的方式....
的頭像 FPGA研究院 發(fā)表于 06-19 09:54 ?1014次閱讀
FPGA使用Cordic算法求解角度正余弦值

FPGA與高速ADC接口簡(jiǎn)介

本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
的頭像 FPGA研究院 發(fā)表于 06-12 14:18 ?2591次閱讀
FPGA與高速ADC接口簡(jiǎn)介

詳解I2S時(shí)序

01 整體概括 最近調(diào)試了一款音頻采集芯片wm8731,包含兩路音頻輸入(ADC)和一路音頻輸出(D....
的頭像 FPGA研究院 發(fā)表于 11-26 17:16 ?2979次閱讀
詳解I2S時(shí)序

?ISP算法及架構(gòu)分析介紹

一、ISP算法及架構(gòu)分析介紹 ISP即Image Signal Processor,是一種圖像處理架....
的頭像 FPGA研究院 發(fā)表于 11-26 10:05 ?2481次閱讀
?ISP算法及架構(gòu)分析介紹

找到精通大功率PCB設(shè)計(jì)的工程師真的很難嗎

在電子工程的世界里,大功率PCB工程師就像是隱藏在幕后的超級(jí)英雄,他們用電路板作為畫(huà)布,以電子元件為....
的頭像 FPGA研究院 發(fā)表于 11-18 10:52 ?1172次閱讀

淺析FPGA的重要用途

FPGA 允許在單個(gè)芯片中實(shí)現(xiàn)大量數(shù)字邏輯,其運(yùn)行速度相對(duì)較高,并且只需很少或不需要在 CPU 內(nèi)核....
的頭像 FPGA研究院 發(fā)表于 11-05 15:49 ?2470次閱讀
淺析FPGA的重要用途

Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PC....
的頭像 FPGA研究院 發(fā)表于 11-05 15:45 ?4284次閱讀
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

編寫(xiě)高效Testbench的指南和示例

Testbench是驗(yàn)證HDL設(shè)計(jì)的主要手段,本文提供了布局和構(gòu)建高效Testbench的指南以及示....
的頭像 FPGA研究院 發(fā)表于 10-29 16:14 ?2627次閱讀
編寫(xiě)高效Testbench的指南和示例

基于FPGA的計(jì)算器設(shè)計(jì)

本文通過(guò)FPGA實(shí)現(xiàn)8位十進(jìn)制數(shù)的加、減、乘、除運(yùn)算,通過(guò)矩陣鍵盤(pán)輸入數(shù)據(jù)和運(yùn)算符,矩陣鍵盤(pán)的布局圖....
的頭像 FPGA研究院 發(fā)表于 10-24 14:28 ?1635次閱讀
基于FPGA的計(jì)算器設(shè)計(jì)

基于FPGA的UART串口接收模塊設(shè)計(jì)

串行通信指利用一條數(shù)據(jù)線(xiàn)將資料一位位的順序傳輸。
的頭像 FPGA研究院 發(fā)表于 10-24 14:24 ?2545次閱讀
基于FPGA的UART串口接收模塊設(shè)計(jì)

UART通信協(xié)議介紹和數(shù)據(jù)傳輸工作流程

UART是一種通用串行數(shù)據(jù)總線(xiàn),用于異步通信。該總線(xiàn)雙向通信,可實(shí)現(xiàn)全雙工傳輸和接收。UART通常用....
的頭像 FPGA研究院 發(fā)表于 10-24 14:20 ?2857次閱讀
UART通信協(xié)議介紹和數(shù)據(jù)傳輸工作流程