基于FPGA的高效除法器設(shè)計(jì)
FPGA可以通過(guò)除號(hào)直接實(shí)現(xiàn)除法,但是當(dāng)除數(shù)或被除數(shù)位寬較大時(shí),計(jì)算會(huì)變得緩慢,導(dǎo)致時(shí)序約束不能通過(guò)....
如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理
在游戲、影視和顯示領(lǐng)域,4K 已經(jīng)成為標(biāo)配。而今天,我們就來(lái)聊聊——如何用 FPGA 實(shí)現(xiàn) 4K 視....
使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡(jiǎn)單的DEMO
你有沒(méi)有遇過(guò)這種情況:系統(tǒng)里有兩塊 FPGA 或者 FPGA + CPU + FPGA,需要它們之間....
一文詳解xilinx 7系列FPGA配置技巧
本文旨在通過(guò)講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁(yè),通過(guò)....
ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素
本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)....
10個(gè)RTL優(yōu)化實(shí)戰(zhàn)技巧
今天我給大家總結(jié)10個(gè)實(shí)戰(zhàn)級(jí)優(yōu)化技巧,每條都有具體案例,助你從根源上搞定資源問(wèn)題!
基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)
哈嘍,大家好,從今天開(kāi)始正式帶領(lǐng)大家從零到一,在FPGA平臺(tái)上實(shí)現(xiàn)FOC算法,整個(gè)算法的框架如下圖所....
RTL級(jí)機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)
借助Verilog,在FPGA中實(shí)現(xiàn)了帶編碼器的兩臺(tái)電機(jī)的電機(jī)控制系統(tǒng)的RTL級(jí)設(shè)計(jì)。
FPGA的基礎(chǔ)概念和應(yīng)用場(chǎng)景
在現(xiàn)代電子科技飛速發(fā)展的浪潮中,F(xiàn)PGA(Field Programmable Gate Array....
FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對(duì)比
在創(chuàng)建 RTL 示例時(shí),經(jīng)常使用 VHDL 2008 附帶的 VHDL 包。它提供了出色的功能,可以....
Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)
引言: 本文以TI的ADS4249(ADC)和DAC3482(DAC)之間的接口為例,介紹Alter....
FPGA使用Cordic算法求解角度正余弦值
在進(jìn)行坐標(biāo)變換的時(shí)候,需要計(jì)算角度的正余弦值,而在FPGA中是不能直接進(jìn)行求解的,需要采用其它的方式....
找到精通大功率PCB設(shè)計(jì)的工程師真的很難嗎
在電子工程的世界里,大功率PCB工程師就像是隱藏在幕后的超級(jí)英雄,他們用電路板作為畫(huà)布,以電子元件為....
淺析FPGA的重要用途
FPGA 允許在單個(gè)芯片中實(shí)現(xiàn)大量數(shù)字邏輯,其運(yùn)行速度相對(duì)較高,并且只需很少或不需要在 CPU 內(nèi)核....
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性
Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PC....
基于FPGA的計(jì)算器設(shè)計(jì)
本文通過(guò)FPGA實(shí)現(xiàn)8位十進(jìn)制數(shù)的加、減、乘、除運(yùn)算,通過(guò)矩陣鍵盤(pán)輸入數(shù)據(jù)和運(yùn)算符,矩陣鍵盤(pán)的布局圖....
UART通信協(xié)議介紹和數(shù)據(jù)傳輸工作流程
UART是一種通用串行數(shù)據(jù)總線(xiàn),用于異步通信。該總線(xiàn)雙向通信,可實(shí)現(xiàn)全雙工傳輸和接收。UART通常用....
