亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線(xiàn)課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      XILINX開(kāi)發(fā)者社區(qū)

      文章：157 被閱讀：36.3w 粉絲數(shù)：15 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：3

      廣告

      如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

      隨著 AMD Vitis 統(tǒng)一軟件平臺(tái) 2021.2 的發(fā)布，Vitis 引入了一個(gè) Tcl 腳本，....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 10-24 16:54 ?408次閱讀
      如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

      AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

      本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 10-21 08:18 ?3497次閱讀

      如何利用XPIO構(gòu)建并實(shí)現(xiàn)帶有Strobe的高速接口設(shè)計(jì)

      在 AMD Versal 自適應(yīng) SoC 器件中，SelectIO 是實(shí)現(xiàn)高速接口的重要組成部分。它....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 10-17 09:22 ?1116次閱讀
      如何利用XPIO構(gòu)建并實(shí)現(xiàn)帶有Strobe的高速接口設(shè)計(jì)

      AMD Vivado IP integrator的基本功能特性

      我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開(kāi)發(fā)板與 AMD Vers....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 10-07 13:02 ?1564次閱讀
      AMD Vivado IP integrator的基本功能特性

      如何使用PetaLinux檢查RFDC IP狀態(tài)

      本篇博客演示了在 ZCU208 評(píng)估板和 ZCU216 評(píng)估板中通過(guò)運(yùn)行簡(jiǎn)單的 RFDC 示例來(lái)快速....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 09-23 16:08 ?446次閱讀
      如何使用PetaLinux檢查RFDC IP狀態(tài)

      如何解決I/O時(shí)鐘布局器錯(cuò)誤

      在 I/O 時(shí)鐘布局器階段可能會(huì)發(fā)生錯(cuò)誤，指出該工具無(wú)法對(duì)該時(shí)鐘結(jié)構(gòu)進(jìn)行布局，直至最后 BUFG 仍....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 09-23 16:05 ?409次閱讀

      AMD Vivado ChipScope助力硬件調(diào)試

      許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 09-05 17:08 ?761次閱讀

      高扇出信號(hào)線(xiàn)優(yōu)化技巧（下）

      該屬性會(huì)將每個(gè)驅(qū)動(dòng)程序的扇出限制告知工具，并通過(guò)指示布局器了解扇出限制來(lái)指引該工具對(duì)高扇出的負(fù)載進(jìn)行....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 08-28 10:47 ?1314次閱讀
      高扇出信號(hào)線(xiàn)優(yōu)化技巧（下）

      高扇出信號(hào)線(xiàn)優(yōu)化技巧（上）

      高扇出信號(hào)線(xiàn) (HFN) 是具有大量負(fù)載的信號(hào)線(xiàn)。作為用戶(hù)，您可能遇到過(guò)高扇出信號(hào)線(xiàn)相關(guān)問(wèn)題，因?yàn)閷?...
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 08-28 10:45 ?1431次閱讀
      高扇出信號(hào)線(xiàn)優(yōu)化技巧（上）

      AMD 2025.1版嵌入式軟件和工具的新增功能

      AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開(kāi)發(fā)而打造的綜合平臺(tái)，全面加速概念構(gòu)想....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 08-15 15:32 ?899次閱讀

      如何在AMD Vitis Unified 2024.2中連接到QEMU

      在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 ....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 08-06 17:24 ?1324次閱讀
      如何在AMD Vitis Unified 2024.2中連接到QEMU

      在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

      在任意設(shè)計(jì)流程中，仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶(hù)在無(wú)任何物理硬件的情況下對(duì)硬件系統(tǒng)進(jìn)行確....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 08-06 17:21 ?1394次閱讀
      在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

      AMD Versal自適應(yīng)SoC上的級(jí)聯(lián)模式示例

      本篇博文主要講解在 PL 中如何使用 AXI Interrupt Controller (INTC)....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 07-22 17:41 ?1264次閱讀
      AMD Versal自適應(yīng)SoC上的級(jí)聯(lián)模式示例

      Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

      在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板（Evaluation Board）....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 07-15 10:19 ?1155次閱讀
      Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

      AMD Power Design Manager 2025.1現(xiàn)已推出

      AMD Power Design Manager 2025.1 版（PDM）現(xiàn)已推出——增加了對(duì)第二....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 07-09 14:33 ?693次閱讀

      AMD FPGA異步模式與同步模式的對(duì)比

      本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下，異步模式與同....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 07-07 13:47 ?1305次閱讀

      如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

      最近我們分享了開(kāi)發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 07-02 10:55 ?980次閱讀
      如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

      全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

      全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線(xiàn)！此最新版本為使用 AMD Vers....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-24 11:44 ?1143次閱讀

      使用AMD Vitis Unified IDE創(chuàng)建HLS組件

      這篇文章在開(kāi)發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（V....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-20 10:06 ?1707次閱讀
      使用AMD Vitis Unified IDE創(chuàng)建HLS組件

      AMD Vivado Design Suite 2025.1現(xiàn)已推出

      AMD Vivado Design Suite 2025.1 現(xiàn)已推出，支持 AMD Spartan....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-16 15:16 ?1079次閱讀

      如何使用AMD Vitis HLS創(chuàng)建HLS IP

      本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP，通過(guò) AXI4 接口從....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-13 09:50 ?1106次閱讀
      如何使用AMD Vitis HLS創(chuàng)建HLS IP

      ATS失效請(qǐng)求報(bào)文問(wèn)題的故障排除步驟

      本篇文章提供了解決 ATS 失效請(qǐng)求報(bào)文問(wèn)題的故障排除步驟，主要聚焦在 CQ 接口上未顯示主機(jī)發(fā)送的....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-09 15:17 ?997次閱讀
      ATS失效請(qǐng)求報(bào)文問(wèn)題的故障排除步驟

      利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線(xiàn)策略

      您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC？設(shè)計(jì)基線(xiàn)是一種行之有效的時(shí)序收斂方法，....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 06-04 11:40 ?498次閱讀

      AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

      本文將使用 Clocking Wizard 文檔 PG321 中的“通過(guò) AXI4-Lite 進(jìn)行動(dòng)....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 05-27 10:42 ?856次閱讀
      AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

      如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

      本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synt....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 05-19 14:22 ?892次閱讀
      如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

      AMD Vivado Design Tool綜合中的門(mén)控時(shí)鐘轉(zhuǎn)換

      傳統(tǒng)上，使用門(mén)控時(shí)鐘是 ASIC 設(shè)計(jì)中降低系統(tǒng)功耗的常見(jiàn)方法。通過(guò)門(mén)控時(shí)鐘，可在非必要時(shí)阻止整組寄....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 05-14 09:05 ?1884次閱讀
      AMD Vivado Design Tool綜合中的門(mén)控時(shí)鐘轉(zhuǎn)換

      在任何平臺(tái)上使用PetaLinux的先決條件

      本篇文章介紹了在任何平臺(tái)上使用 PetaLinux 的先決條件。PetaLinux 是一種嵌入式 L....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 04-24 10:40 ?1132次閱讀
      在任何平臺(tái)上使用PetaLinux的先決條件

      關(guān)于eDP的介紹

      最新的 DisplayPort TX/RX 1.4 Subsystem IP v3.1 支持 eDP....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 03-13 14:52 ?1384次閱讀
      關(guān)于eDP的介紹

      如何修改DisplayPort EDID

      在最新的 DisplayPort 1.4 RX Subsystem IP GUI 界面，修改 Dis....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 03-06 10:23 ?1271次閱讀
      如何修改DisplayPort EDID

      AMD Versal自適應(yīng)SoC器件Advanced Flow概覽（下）

      在 AMD Vivado Design Suite 2024.2 版本中，Advanced Flow....
      的頭像 XILINX開(kāi)發(fā)者社區(qū) 發(fā)表于 01-23 09:33 ?1156次閱讀
      AMD Versal自適應(yīng)SoC器件Advanced Flow概覽（下）