前言

計(jì)算機(jī)的并行接口一開始是作為打印機(jī)接口而設(shè)計(jì)的。隨著計(jì)算機(jī)周邊設(shè)備的不斷擴(kuò)展，人們對(duì)提高計(jì)算機(jī)外設(shè)的數(shù)據(jù)采集速度的要求也越來(lái)越高。傳統(tǒng)的異步串行通訊方式雖然具有數(shù)據(jù)傳輸距離較遠(yuǎn)的優(yōu)勢(shì)，但是由于數(shù)據(jù)傳輸速度慢，會(huì)造成傳輸速率的瓶頸問題。所以在一些需要高速數(shù)據(jù)傳輸?shù)膱?chǎng)合，使用并行接口一直是一種比較理想的解決方法。

1、并口EPP模式介紹

1.1并行接口的種類

最初的PC機(jī)并口由8個(gè)單向輸出，5個(gè)位輸入和4位雙向（控制）線組成（SPP），如今為了適應(yīng)擴(kuò)展外圍設(shè)備的需要，并口已經(jīng)發(fā)展出了多種工作模式。總共有標(biāo)準(zhǔn)并行接口（SPP）、簡(jiǎn)單雙向接口（PS/2）、增強(qiáng)型并行接口（EPP）和擴(kuò)展功能接口（ECP）模式和多模式接口（ECP+EPP）這幾種。EPP工作模式作為一個(gè)提供高性能并口連接的方法，仍與SPP兼容。EPP工作模式的優(yōu)點(diǎn)概括如下：

1）8位數(shù)據(jù)線由原來(lái)SPP的單向改成了雙向，簡(jiǎn)化了外圍電路的設(shè)計(jì)；

2）在一個(gè)ISA的周期可以完成一次數(shù)據(jù)的傳輸，大大加快了數(shù)據(jù)傳輸速率；

3）只需要對(duì)計(jì)算機(jī)發(fā)送一條簡(jiǎn)單軟件指令，接口硬件就可以自動(dòng)生成握手聯(lián)絡(luò)信號(hào)；

4）接口數(shù)據(jù)線可以分別定義為數(shù)據(jù)和地址，通過綜合使用nAstrb和nDstrb兩條控制線可以快速的實(shí)現(xiàn)數(shù)據(jù)向不同的設(shè)備傳輸；

5）相對(duì)ECP的工作模式，EPP具有操作簡(jiǎn)單、易于實(shí)現(xiàn)的特點(diǎn)；

1.2 EPP的硬件接口

EPP接口通常是25芯的D-sub接口，符合IEEE1284標(biāo)準(zhǔn)。其中數(shù)據(jù)選通和地址選通信號(hào)為低電平有效， 且兩者不可能同時(shí)為低， 等待信號(hào)（nWait） 為握手信號(hào)，主要是考慮PC比外設(shè)快， 外設(shè)通過發(fā)送等待信號(hào)與PC并口協(xié)調(diào)工作?？臻e信號(hào)線（Spare）可以由外設(shè)根據(jù)需要來(lái)決定其狀態(tài)，由PC直接讀取并口狀態(tài)寄存器的相應(yīng)位來(lái)獲得Spare的狀態(tài)信息。

1.3 EPP寄存器說(shuō)明

在PC機(jī)中，標(biāo)準(zhǔn)并行接口使用了3個(gè)8位的端口寄存器。PC就是通過對(duì)這些寄存器，也就是通常所說(shuō)的數(shù)據(jù)、狀態(tài)、控制寄存器的讀寫訪問并口信號(hào)的，這3個(gè)寄存器的地址分別是基地址、基地址+1、基地址+2。如今，EPP將在基地址+3到基地址+7的范圍內(nèi)，添加5個(gè)寄存器。所以EPP一共使用了8個(gè)寄存器，表1列出了這些寄存器及其功能。

表1 EPP的8個(gè)寄存器及他們的功能

為了能夠在EPP模式下讀寫一個(gè)數(shù)據(jù)字節(jié)，你需要將數(shù)據(jù)讀取或者寫入EPP數(shù)據(jù)寄存器（基地址＋4），而不是讀寫基地址。同樣的，地址的讀寫也是通過讀取或者寫入EPP的地址寄存器（基地址+3）來(lái)實(shí)現(xiàn)的。EPP的基地址通常是378h和278h。

1.4 EPP工作模式的時(shí)序分析

在EPP和ECP模式中，簡(jiǎn)單的端口讀寫操作就會(huì)自動(dòng)產(chǎn)生握手聯(lián)絡(luò)信號(hào)，這簡(jiǎn)化了很多軟件上的設(shè)計(jì)。圖1是一個(gè)EPP地址寫入周期的時(shí)序圖。如圖所示，對(duì)EPP數(shù)據(jù)寄存器的寫操作將導(dǎo)致接口啟動(dòng)一個(gè)完整的數(shù)據(jù)寫入周期。接口的硬件把待寫入數(shù)據(jù)置于D0~D7，然后接口自動(dòng)觸發(fā)握手聯(lián)絡(luò)信號(hào)，并檢測(cè)外設(shè)的應(yīng)答。讀取一個(gè)字節(jié)的過程與此類似。同樣的，對(duì)EPP地址寄存器進(jìn)行讀寫操作將引發(fā)一個(gè)完整的數(shù)據(jù)讀寫周期。所以，仔細(xì)研究EPP工作狀態(tài)的時(shí)序是非常重要的。

圖1 EPP地址寫入周期的時(shí)序圖

2、基于WDM的并口驅(qū)動(dòng)程序的實(shí)現(xiàn)

在設(shè)計(jì)PC機(jī)外圍產(chǎn)品時(shí)，不僅需要考慮PC接口定義，與接口相關(guān)的寄存器定義，數(shù)據(jù)傳輸協(xié)議，還要根據(jù)上位機(jī)采用的操作系統(tǒng)來(lái)編寫合適的通訊程序，以便上位機(jī)對(duì)數(shù)據(jù)進(jìn)行管理和監(jiān)控。早期的Windows98以及更低版本的操作系統(tǒng)，可以直接訪問并口硬件資源，比如使用C語(yǔ)言中的inp（）和outp（）函數(shù)來(lái)編寫簡(jiǎn)單的通訊程序。但Windows2000/XP的操作系統(tǒng)采用了一些保護(hù)措施，阻止對(duì)端口的直接訪問。這樣做雖然提高了系統(tǒng)運(yùn)行的可靠性，但也增加了軟件上實(shí)現(xiàn)通訊的難度。

2.1 WDM驅(qū)動(dòng)程序的種類和結(jié)構(gòu)

WDM（Win32 Driver Model），即Windows驅(qū)動(dòng)程序模型，是Microsoft力推的全新驅(qū)動(dòng)程序模式，可以用來(lái)開發(fā)Windows 98和Windows 2000設(shè)備驅(qū)動(dòng)程序。圖2顯示了在Win2000/XP系統(tǒng)中應(yīng)用程序調(diào)用一個(gè)硬件操作的基本過程，從中可以看到WDM在整個(gè)驅(qū)動(dòng)體系結(jié)構(gòu)中的位置何作用。

圖2 Win2000的驅(qū)動(dòng)體系結(jié)構(gòu)

如圖所示，WDM的驅(qū)動(dòng)程序是分層的，一般按照層次分為高層、中間和底層三類。顧名思義，高層驅(qū)動(dòng)程序依賴于中間和底層驅(qū)動(dòng)程序完成工作，而中間驅(qū)動(dòng)程序又依賴于底層驅(qū)動(dòng)程序來(lái)完成工作。其中各層驅(qū)動(dòng)程序的詳細(xì)介紹請(qǐng)參閱參考文獻(xiàn)［1］。

圖3 并行口EPP模式驅(qū)動(dòng)程序接口框圖

2.2 并口EPP模式驅(qū)動(dòng)程序的功能實(shí)現(xiàn)

WDM驅(qū)動(dòng)程序開發(fā)工具通常用NuMega DriverStudio。因?yàn)樗梢约傻絍C++ 開發(fā)環(huán)境中，這樣就可以像生成其他工程一樣生成驅(qū)動(dòng)程序框架，省去了大量的編寫代碼的時(shí)間。

2.3 EPP模式的基本操作

首先定義類KIoRange的一個(gè)實(shí)例，以對(duì)應(yīng)EPP

下面就可以用類KIoRange的成員函數(shù)來(lái)訪問EPP的寄存器：

3、并口EPP模式外圍電路硬件設(shè)計(jì)實(shí)例

由上文可知，并口EPP模式下的數(shù)據(jù)傳輸速度可以達(dá)到？s級(jí)，所以使用一般的單片機(jī)來(lái)控制外設(shè)與EPP的通訊顯然不能滿足高速的要求。早期，工程師使用大量的邏輯分立元件來(lái)設(shè)計(jì)EPP的外圍電路，但是當(dāng)計(jì)算機(jī)的主頻越來(lái)越高，EPP 模式在高速數(shù)據(jù)傳輸中可靠性明顯下降， 因此本文采用大規(guī)模可編程邏輯器件， 充分利用其高速和大容量特性設(shè)計(jì)接口電路， 不僅可大大提高其可靠性， 且易于系統(tǒng)擴(kuò)展和升級(jí)， 可廣泛用于數(shù)據(jù)采集、D/A 轉(zhuǎn)換以及數(shù)字控制。

采用Xilinx公司的XC95144芯片作為EPP接口模塊的控制單元，并且通過XC95144實(shí)現(xiàn)了計(jì)算機(jī)并口與外部存儲(chǔ)器SRAM的數(shù)據(jù)交換。在某些外設(shè)需要數(shù)據(jù)存儲(chǔ)和與PC機(jī)進(jìn)行數(shù)據(jù)交換的應(yīng)用場(chǎng)合得到了成功的應(yīng)用。該EPP接口模塊的總體框架如圖4所示。

圖4 EPP接口模塊邏輯框圖

如圖4所示，CPLD內(nèi)部由各個(gè)負(fù)責(zé)不同功能的子模塊組成，其作用與早期的分立元件一樣，所有子模塊用Verilog設(shè)計(jì)實(shí)現(xiàn)，并且通過了仿真驗(yàn)證。采用ECS將所有的子模塊組織起來(lái)，集成在一塊CPLD內(nèi)。這樣做大大提高了整個(gè)系統(tǒng)運(yùn)行的可靠性，同時(shí)也為系統(tǒng)擴(kuò)展其他功能提供條件。

由于SRAM相對(duì)DRAM具有存儲(chǔ)速度塊，無(wú)需定時(shí)刷新，控制信號(hào)簡(jiǎn)單的優(yōu)點(diǎn)，所以被廣泛的用于需要高速數(shù)據(jù)處理的小型設(shè)備中。圖4中的SRAM采用ISSI的IS61C6416，存儲(chǔ)容量是64K×16位。地址線和數(shù)據(jù)線都是16條，但是EPP每次只能傳送一個(gè)字節(jié)的數(shù)據(jù)，所以CPLD內(nèi)部需要配置4個(gè)8位的數(shù)據(jù)寄存器，分別保存SRAM的地址和數(shù)據(jù)總線上的數(shù)據(jù)。

圖4中的總線74LS245是一個(gè)總線收發(fā)器，由nWrite信號(hào)控制并口數(shù)據(jù)的傳輸方向。74LS138子模塊是一個(gè)3－8譯碼器，通過EPP的地址線向138寫入數(shù)據(jù)，使能不同的觸發(fā)信號(hào)（CK）來(lái)鎖存SRAM的地址或者數(shù)據(jù)總線上的高/低8位數(shù)據(jù)。該模塊的Verilog核心源碼如下：

由此可知，如果希望向SRAM的地址低8位寫入數(shù)據(jù)，PC只需執(zhí)行outp（0x378+3， 0x00），outp（0x378h+4，地址低8位值） 兩條指令，在執(zhí)行后一條指令的同時(shí)，ck_al選通信號(hào)將并口的數(shù)值鎖存到SRAM地址低8位鎖存器中。在ck_dh信號(hào)觸發(fā)的同時(shí)將由nWE_cre模塊使能一個(gè)nWE信號(hào)，將數(shù)據(jù)寫入SRAM。

4、總結(jié)

采用增強(qiáng)型并口（EPP）模式，可以極大地?cái)U(kuò)展并口通訊的容量和速度。編寫針對(duì)并口的WDM驅(qū)動(dòng)程序，既可以保證系統(tǒng)運(yùn)行的可靠性，也可以增加驅(qū)動(dòng)程序的可移植性。使用CPLD設(shè)計(jì)并口EPP接口模塊，可以*限度的體現(xiàn)EPP高速傳輸?shù)奶匦裕矣捎趯⑺械墓δ苣K集成在一塊芯片中，提高了系統(tǒng)的可靠性，特別是XC95144具有的ISP（在線可編程）技術(shù)使復(fù)雜的接口電路可根據(jù)具體的應(yīng)用加以修正，大大增強(qiáng)了接口電路的靈活性和可擴(kuò)展性。本文設(shè)計(jì)的EPP接口模塊已被成功的運(yùn)用到某款單片機(jī)仿真器產(chǎn)品中，實(shí)驗(yàn)證明這種設(shè)計(jì)是可行的。

責(zé)任編輯：gt