文章來源：學(xué)習(xí)那些事

原文作者：前路漫漫

合金本質(zhì)是金屬與其他金屬或非金屬經(jīng)混合熔化、冷卻凝固后形成的具有金屬性質(zhì)的固體產(chǎn)物，而在集成電路工藝中，合金特指難熔金屬與硅發(fā)生化學(xué)反應(yīng)生成的硅化物（silicide）。目前常用的硅化物材料包括 TiSi?、CoSi?，早期工藝中則廣泛采用 WSi?。

硅化物在集成電路中的應(yīng)用具有不可替代的核心價值：作為柵電極材料時，其電阻率遠(yuǎn)低于傳統(tǒng)多晶硅，能顯著改進(jìn)器件開關(guān)速度，減少電流通過時的熱生成，從而提升芯片整體性能；通過加熱金屬與硅形成的歐姆接觸，是實現(xiàn)電信號有效傳輸?shù)年P(guān)鍵界面，該制備過程被稱為退火，主要分為爐式退火和 RTP（快速熱退火）兩種方式；此外，硅化物還可作為電容器電極，滿足器件對電容性能的嚴(yán)苛要求。

隨著集成電路工藝特征尺寸不斷縮小，器件的等效串聯(lián)電阻、接觸電阻等問題日益凸顯，硅化物技術(shù)也隨之迭代升級，從早期僅針對多晶硅柵的 polycide 技術(shù)，逐步發(fā)展到覆蓋源漏區(qū)與柵區(qū)的 salicide 技術(shù)，再到滿足特殊器件需求的 SAB 技術(shù)，每一代技術(shù)都針對性解決了不同工藝節(jié)點的核心痛點。

多晶硅金屬硅化物（polycide）制備技術(shù)

（一）技術(shù)研發(fā)背景

當(dāng)集成電路工藝特征尺寸縮小至亞微米級別時，晶體管的源、漏、柵極尺寸同步減小，導(dǎo)致其等效串聯(lián)電阻急劇增大，嚴(yán)重影響芯片的信號傳輸速度。其中，多晶硅柵的高電阻率問題尤為突出 —— 傳統(tǒng)多晶硅柵的高電阻會引發(fā)顯著的 RC 延時，制約器件的高頻工作特性，成為當(dāng)時工藝升級的主要瓶頸。為解決這一問題，金屬硅化物技術(shù)應(yīng)運而生，其核心思路是利用金屬與硅反應(yīng)形成的化合物（導(dǎo)電特性介于硅和金屬之間），降低柵極的方塊電阻。

（二）核心特性與材料選擇

最先應(yīng)用于工業(yè)生產(chǎn)的硅化物技術(shù)是多晶硅金屬硅化物（polycide），該技術(shù)的顯著特點是僅在多晶硅柵上形成硅化物，而源、漏有源區(qū)不生成硅化物，通過 “多晶硅 + 硅化物” 的雙層結(jié)構(gòu)替代傳統(tǒng)多晶硅單層結(jié)構(gòu)，實現(xiàn)柵極電阻的降低。

polycide 技術(shù)首選硅化鎢（WSi?）作為核心材料，主要源于其優(yōu)異的熱穩(wěn)定性 —— 在后續(xù)高溫工藝中，WSi?的阻值不會隨溫度變化而波動，確保器件性能的穩(wěn)定性。盡管金屬硅化物與硅之間會發(fā)生相互擴(kuò)散，但這種擴(kuò)散反而能促進(jìn) WSi?與多晶硅形成更緊密的結(jié)合，不會對器件性能產(chǎn)生負(fù)面影響，這一特性進(jìn)一步鞏固了 WSi?在 polycide 技術(shù)中的應(yīng)用地位。

（三）詳細(xì)制備工藝

薄膜沉積：首先通過 LPCVD（低壓化學(xué)氣相沉積）工藝沉積多晶硅薄膜，作為柵極的基礎(chǔ)層；隨后繼續(xù)采用 LPCVD 工藝在多晶硅表面淀積 WSi?薄膜。該沉積過程的反應(yīng)源氣體為 SiHCl?和 WF?，反應(yīng)溫度控制在 500℃左右，最終形成的 WSi?薄膜厚度約為 1500?，化學(xué)反應(yīng)方程式如下：7SiHCl? + 2WF? → 2WSi? + 3SiF? + 14HCl。

退火處理：剛沉積完成的 WSi?薄膜電阻率仍較高，需通過 RTP 退火工藝進(jìn)行處理，使薄膜結(jié)晶質(zhì)量優(yōu)化，從而顯著降低其電阻率，滿足柵極的導(dǎo)電需求。

圖形化工藝：沉積并退火后的雙層薄膜需經(jīng)過光刻和干法刻蝕形成最終的柵極結(jié)構(gòu)?？涛g過程分為兩步：第一步采用 Cl?作為刻蝕氣體，去除上層的 WSi?薄膜；第二步采用 Cl?與 HBr 的混合氣體，刻蝕下層的多晶硅，確保柵極結(jié)構(gòu)的精準(zhǔn)成型。

自對準(zhǔn)金屬硅化物（salicide）制備技術(shù)

（一）技術(shù)演進(jìn)動因

當(dāng)集成電路工藝特征尺寸進(jìn)一步縮小至深亞微米以下時，新的技術(shù)挑戰(zhàn)隨之出現(xiàn)：晶體管源、漏有源區(qū)的串聯(lián)電阻隨尺寸縮小持續(xù)增大，同時互連接觸孔的尺寸同步減小，導(dǎo)致接觸電阻顯著上升，這兩大因素共同加劇了 RC 延時問題，嚴(yán)重制約芯片性能提升。

為同時降低有源區(qū)的串聯(lián)電阻和接觸電阻，產(chǎn)業(yè)界亟需一種能在有源區(qū)和柵區(qū)同時形成硅化物的技術(shù)。salicide 技術(shù)應(yīng)運而生 —— 利用鈦（Ti）、鈷（Co）、鎳鉑合金（NiPt）等金屬的特性：這些金屬僅與直接接觸的有源區(qū)單晶硅和柵區(qū)多晶硅發(fā)生反應(yīng)生成硅化物，而不與 SiO?等介質(zhì)材料反應(yīng)，使得硅化物能夠自動與源區(qū)、漏區(qū)和柵區(qū)對準(zhǔn)，因此被稱為自對準(zhǔn)金屬硅化物（self-aligned silicide, salicide）。

（二）技術(shù)核心優(yōu)勢與基本流程

salicide 技術(shù)的核心優(yōu)勢在于實現(xiàn)了 “一次工藝、雙區(qū)硅化”，在多晶硅柵表面和有源區(qū)單晶硅表面同時形成硅化物，既降低了柵極的方塊電阻，又減小了有源區(qū)的串聯(lián)電阻和接觸電阻，從設(shè)計上大幅優(yōu)化了器件的導(dǎo)電路徑，有效降低 RC 延遲，提升芯片運行速度。此外，該技術(shù)還能增強金屬與硅的附著性，形成穩(wěn)定的電接觸結(jié)構(gòu)，提升器件的可靠性。

salicide 的基本制備流程可概括為 “沉積 - 退火 - 腐蝕” 三步：首先通過 PVD（物理氣相沉積）工藝在晶圓表面均勻淀積一層金屬（Ti、Co、NiPt 等）；接著進(jìn)行兩次快速熱退火（RTA）工藝，使金屬與硅發(fā)生可控反應(yīng)；最后通過濕法腐蝕去除未反應(yīng)的多余金屬，最終在有源區(qū)和柵區(qū)表面獲得純凈的 salicide。根據(jù)所用金屬的不同，形成的自對準(zhǔn)金屬硅化物分別為 TiSi?（鈦硅化物）、CoSi?（鈷硅化物）、NiPtSi?（鎳鉑硅化物）。

不同金屬硅化物的制備工藝詳解

1. Ti 硅化物制備

Ti 硅化物是最早應(yīng)用的 salicide 材料之一，其詳細(xì)制備流程及關(guān)鍵技術(shù)要點如下：

預(yù)處理：首先采用氨氣濺射的方式去除晶圓表面的自然氧化層，確保鈦與硅能直接接觸發(fā)生反應(yīng)；隨后通過濺射工藝沉積 Ti 薄膜，部分工藝中還會在 Ti 薄膜表面再淀積一層 TiN 薄膜，其核心作用是防止 Ti 在后續(xù)退火過程中發(fā)生流動，避免硅化物厚度不均勻。

兩次 RTA 退火：第一次為低溫 RTA 退火，目的是初步形成硅化物；退火后通過濕法腐蝕去除未反應(yīng)的 Ti 金屬；第二次為高溫 RTA 退火，使硅化物發(fā)生物相轉(zhuǎn)變 —— 低溫下形成的高阻態(tài) Ti?Si（電阻率 60~65μΩ?cm），在 800℃左右的高溫下轉(zhuǎn)變?yōu)榈妥钁B(tài)的 TiSi?，電阻率可降至 10~15μΩ?cm，顯著提升導(dǎo)電性能。

工藝限制與問題：為何不直接采用一次高溫 RTA 退火？核心原因是高溫下硅會沿著 TiSi?的晶粒邊界快速擴(kuò)散，可能在氧化硅介質(zhì)層上方形成 TiSi?，而濕法腐蝕無法去除這部分硅化物，極易導(dǎo)致電路短路。此外，第二次高溫退火的溫度并非越高越好：當(dāng)溫度過高時，TiSi?會出現(xiàn)團(tuán)塊化現(xiàn)象，導(dǎo)致電阻急劇上升；且隨著器件線寬減小或 Ti 硅化物厚度降低，低阻相變臨界溫度 T?升高，團(tuán)塊化臨界溫度 T?下降，可能出現(xiàn) T?≥T?的情況，導(dǎo)致無法獲得低阻硅化物。同時，Ti 硅化物形成過程中，硅是主要擴(kuò)散物，邊緣區(qū)域可參與反應(yīng)的硅含量較少，導(dǎo)致邊緣硅化物厚度較薄、薄層電阻較大，且硅的擴(kuò)散還可能引發(fā)氧化物表面硅化物橋接，增加短路風(fēng)險。這些問題在 0.18μm 以下工藝中尤為嚴(yán)重，因此 Ti salicide 僅適用于 0.5~0.25μm 特征尺寸的集成電路。

2. Co 硅化物制備

為解決 Ti 硅化物在小線寬工藝中的局限性，鈷（Co）成為新一代 salicide 材料的核心選擇，適用于 0.18μm~65nm 工藝節(jié)點，其技術(shù)優(yōu)勢及制備流程如下：

核心優(yōu)勢：Co 硅化物對線寬的控制精度優(yōu)于 Ti 硅化物，且低溫下 Co 是主要擴(kuò)散物（鈷向硅中的擴(kuò)散速率大于硅向鈷中的擴(kuò)散速率），Co 會主動擴(kuò)散至硅界面發(fā)生反應(yīng)，從根源上避免了 Ti 硅化物的橋接現(xiàn)象；同時，Co 硅化物的熱穩(wěn)定性和電學(xué)性能更適配深亞微米工藝的需求。

物相轉(zhuǎn)變特性：Co 與硅的反應(yīng)具有明確的溫度依賴性：第一次 RTA 退火溫度控制在 300~550℃時，形成高阻態(tài)的 Co?Si；當(dāng)溫度超過 550℃，Co?Si 開始轉(zhuǎn)化為中間相 CoSi；在 700℃及以上溫度下，最終形成低阻態(tài)的 CoSi?，其電阻率遠(yuǎn)低于 Co?Si 和 CoSi，能滿足器件低電阻需求。

詳細(xì)制備流程：

① 自然氧化層清洗：采用專用化學(xué)溶液徹底去除晶圓表面的自然氧化層，確保后續(xù)淀積的 Co 能與襯底單晶硅和多晶硅直接接觸，為硅化物的形成創(chuàng)造條件；

② 金屬膜沉積：通過 PVD 工藝濺射一層厚度約 100? 的 Co 膜，隨后在其表面再濺射一層厚度約 250? 的 TiN 膜，TiN 膜的核心作用是防止 Co 在退火過程中流動，保證硅化物厚度均勻性；

③ 第一次 RTA：在 550℃、氙氣保護(hù)環(huán)境下進(jìn)行快速熱退火，使 Co 與硅發(fā)生化學(xué)反應(yīng)，生成高阻態(tài)的 Co?Si；

④ 未反應(yīng)金屬去除：采用濕法刻蝕工藝，將表面未反應(yīng)的 TiN 膜和 Co 金屬徹底去除，僅保留與硅反應(yīng)生成的 Co?Si；

⑤ 第二次 RTA：在 800℃左右、氙氣保護(hù)環(huán)境下進(jìn)行第二次快速熱退火，使 Co?Si 完全轉(zhuǎn)變?yōu)榈妥钁B(tài)的 CoSi?，完成導(dǎo)電性能的優(yōu)化；

⑥ 保護(hù)層淀積：通過 PECVD 工藝，利用 SiH?、N?O、He 作為反應(yīng)氣源，在 400℃溫度下淀積一層厚度約 300? 的 SiON 薄膜。該薄膜的核心作用是阻擋后續(xù) BPSG（硼磷硅玻璃）層中的硼（B）、磷（P）雜質(zhì)向襯底擴(kuò)散，避免雜質(zhì)污染導(dǎo)致器件閾值電壓漂移等性能問題。

3. NiPt 硅化物制備

當(dāng)集成電路工藝特征尺寸進(jìn)入 65nm 以下節(jié)點后，Co 硅化物也面臨新的挑戰(zhàn)，鎳鉑合金（NiPt）硅化物憑借更優(yōu)異的適配性成為主流選擇，其技術(shù)背景、特性及制備要點如下：

技術(shù)研發(fā)背景：65nm 以下工藝中，雜質(zhì)在 salicide 中的擴(kuò)散速度顯著加快，多晶硅中的摻雜雜質(zhì)容易擴(kuò)散到硅化物中，并進(jìn)一步 “流竄” 至器件其他區(qū)域，導(dǎo)致多晶硅因雜質(zhì)流失產(chǎn)生嚴(yán)重的空乏效應(yīng)；對于 CMOS 器件，還會引發(fā) n 型雜質(zhì)與 p 型雜質(zhì)的相互污染，造成 MOS 管閾值電壓異常變化，影響器件性能穩(wěn)定性。此外，純鎳（Ni）形成的硅化物存在明顯缺陷：Ni 是主要擴(kuò)散物，會導(dǎo)致 NiSi 深入硅襯底，引發(fā) “硅化鎳侵蝕襯底” 現(xiàn)象，造成器件短路和漏電問題。

材料改進(jìn)與特性：為解決上述問題，產(chǎn)業(yè)界采用 NiPt 合金靶材（其中鉑含量占 5%~10%）替代純 Ni 靶材，最終形成 NiPtSi?硅化物。Pt 的加入能有效抑制雜質(zhì)擴(kuò)散，減輕多晶硅空乏效應(yīng)和 CMOS 器件雜質(zhì)污染問題；同時，Pt 可顯著改善 NiSi 的熱穩(wěn)定性，抑制其向襯底的侵蝕，降低短路和漏電風(fēng)險。

制備工藝要點：NiPt 硅化物的制備同樣采用兩次退火工藝：首先在低溫下進(jìn)行第一次 RTA 退火，NiPt 合金與硅反應(yīng)形成 NiPtSi；隨著退火溫度升高，NiPtSi 進(jìn)一步反應(yīng)生成 NiPtSi?；當(dāng)溫度高于 400℃時，NiPtSi?形成穩(wěn)定的物相結(jié)構(gòu)，其電阻率低、熱穩(wěn)定性好，能滿足 65nm 以下工藝對低電阻、高可靠性的嚴(yán)苛要求。

自對準(zhǔn)硅化物阻擋層（SAB）技術(shù)

（一）技術(shù)應(yīng)用場景

在集成電路設(shè)計中，并非所有區(qū)域都需要低電阻的硅化物 —— 例如高阻值電阻器件、ESD（靜電釋放）保護(hù)器件等，需要通過高阻抗區(qū)域?qū)崿F(xiàn)特定的電學(xué)功能，這與 salicide 技術(shù)降低電阻的核心目標(biāo)形成矛盾。因此，需要一種能精準(zhǔn) “屏蔽” 特定區(qū)域、阻止硅化物形成的技術(shù)，自對準(zhǔn)硅化物阻擋層（self-aligned block, SAB）技術(shù)應(yīng)運而生。通過 SAB 技術(shù)形成的非硅化物區(qū)域（non-salicide），可用于制備高阻抗有源區(qū)電阻、高阻抗多晶硅電阻和高性能 ESD 器件，滿足電路設(shè)計的多樣化需求。

（二）核心原理與材料選擇

SAB 技術(shù)的核心原理基于硅化物形成的特性：金屬僅與多晶硅和單晶硅發(fā)生反應(yīng)，而不與介質(zhì)材料反應(yīng)。因此，在進(jìn)行 salicide 工藝前，通過淀積一層介質(zhì)層覆蓋需要保留高阻抗的 non-salicide 區(qū)域，可物理阻擋金屬與硅的接觸，從而阻止硅化物的生成；而未被介質(zhì)層覆蓋的區(qū)域，仍能正常進(jìn)行 salicide 制備，實現(xiàn) “選擇性硅化”。

SAB 技術(shù)常用的介質(zhì)材料包括富硅氧化物（silicon-rich oxide, SRO）、SiO?、SiON、Si?N?，這些材料均具有良好的介質(zhì)特性和工藝兼容性，可通過 PECVD 工藝實現(xiàn)高質(zhì)量淀積，具體氣源選擇如下：

SRO：氣源為 SiH?、O?和 Ar，核心控制參數(shù)是 SiH?與 O?的比率，需大于常規(guī) SiO?制備時的比率，以保證材料中硅的富含量；也可采用 Si?H?、TEOS 替代 SiH?，用 N?O 替代 O?；

SiON：氣源為 SiH?、N?O 和 Ar，通過調(diào)整各氣源流量，可精準(zhǔn)控制材料的氮氧比例，優(yōu)化介質(zhì)性能；

Si?N?：氣源為 SiH?、NH?和 Ar，淀積過程中需控制反應(yīng)溫度和壓力，確保薄膜的致密性和穩(wěn)定性。

（三）詳細(xì)工藝步驟

SAB 技術(shù)需在傳統(tǒng) CMOS 工藝中增加一道獨立的工藝流程，具體步驟如下：

SAB 薄膜淀積：采用 PECVD 工藝在晶圓表面均勻淀積一層 SAB 介質(zhì)薄膜（可根據(jù)需求選擇 SRO、SiO?、SiON 或 Si?N?），薄膜厚度需根據(jù)后續(xù)工藝需求精準(zhǔn)控制，確保能有效阻擋金屬與硅的接觸；

SAB 光刻：通過光刻工藝在 SAB 薄膜上定義 non-salicide 區(qū)域的圖形，即通過光刻膠覆蓋需要保留 SAB 介質(zhì)層的區(qū)域，暴露需要去除 SAB 介質(zhì)層的區(qū)域（后續(xù)將形成 salicide）；

SAB 刻蝕：采用干法刻蝕與濕法刻蝕相結(jié)合的混合刻蝕工藝。首先通過干法刻蝕快速去除大部分暴露的 SAB 介質(zhì)層，提高刻蝕效率；隨后進(jìn)行濕法刻蝕，對刻蝕表面進(jìn)行精細(xì)化處理 —— 若僅采用干法刻蝕，容易因刻蝕損傷導(dǎo)致下方硅襯底受損，進(jìn)而使后續(xù)形成的 salicide 阻值偏高，濕法刻蝕可有效修復(fù)刻蝕損傷，保證硅襯底表面質(zhì)量；

殘留膠去除：刻蝕完成后，通過專用清洗工藝去除晶圓表面的光刻膠殘留，最終形成清晰的 SAB 圖案結(jié)構(gòu) ——non-salicide 區(qū)域被 SAB 介質(zhì)層覆蓋，salicide 區(qū)域的硅表面暴露，為后續(xù) salicide 工藝做好準(zhǔn)備。