16位AFE882H1和14位AFE782H1（AFEx82H1）是高度集成、高精度、極低功耗的DAC，具有電壓輸出，專為支持HART的過程控制和工業(yè)自動(dòng)化應(yīng)用而設(shè)計(jì)。

AFEx82H1 器件包括設(shè)計(jì) 4 mA 至 20 mA、3 線或 4 線傳感器發(fā)射器或模擬輸出模塊所需的大部分組件。除了高精度DAC外，這些器件還包括符合HART?標(biāo)準(zhǔn)的FSK調(diào)制解調(diào)器、10 ppm/°C基準(zhǔn)電壓源和診斷模數(shù)轉(zhuǎn)換器（ADC）。為了滿足本質(zhì)和功能安全問題，需要外部電壓電流轉(zhuǎn)換和功率調(diào)節(jié)。
*附件：afe782h1.pdf

內(nèi)部診斷ADC復(fù)用到多個(gè)內(nèi)部節(jié)點(diǎn)，從而實(shí)現(xiàn)自動(dòng)自我健康檢查。該檢查能夠檢測內(nèi)部偏置源、電源穩(wěn)壓器、基準(zhǔn)電壓源、DAC輸出、芯片溫度和可選外部電壓源的錯(cuò)誤或故障。如果從診斷ADC、CRC幀錯(cuò)誤檢查或窗口看門狗定時(shí)器檢測到任何故障，器件可以選擇發(fā)出中斷、進(jìn)入用戶指定的故障安全狀態(tài)或兩者兼而有之。

特性

• 低靜態(tài)電流：180 μA（典型值）
• 符合 HART 標(biāo)準(zhǔn)的物理層調(diào)制解調(diào)器
  • TX 信號的可編程幅度
  • RX解調(diào)器和帶通濾波器
• 16位或14位單調(diào)高性能DAC
  • DAC 輸出范圍：0 V 至 2.5 V
  • 數(shù)字DAC壓擺率控制
  • 16 位時(shí)的 4-LSB INL
  • 0.07% FSR（最大）TUE，–40°C 至 +125°C
• 用于高級診斷的 12 位 3.84kSPS ADC
• 集成 1.25V 基準(zhǔn)電壓源，電流為10 ppm/°C（最大值）
• 內(nèi)部1.2288MHz振蕩器，帶時(shí)鐘輸出
• 數(shù)字接口
  • 串行外設(shè)接口 （SPI）：DAC 和 HART 的共享總線
  • 通用異步接收-發(fā)射器 （UART）：DAC 和 HART 的共享總線
  • 兩者：用于 DAC 的 SPI 和用于 HART 的 UART
• 故障檢測：CRC位錯(cuò)誤檢查、窗口看門狗定時(shí)器、診斷ADC
• 寬工作溫度：–55°C 至 +125°C

參數(shù)

方框圖

一、產(chǎn)品概述

AFE782H1 與 AFE882H1（統(tǒng)稱 AFEx82H1）是德州儀器推出的 高精度低功耗數(shù)模轉(zhuǎn)換器（DAC） ，核心優(yōu)勢在于集成 HART? 兼容 FSK 調(diào)制解調(diào)器，專為工業(yè)過程控制場景設(shè)計(jì)，適用于 3 線 / 4 線傳感器變送器、PLC/DCS 模擬輸出模塊及 4mA20mA 回路供電應(yīng)用。兩款器件核心功能一致，僅分辨率差異： AFE882H1 為 16 位 ， AFE782H1 為 14 位 ，均采用 4mm×4mm 24 引腳 UQFN 封裝，支持 - 55125°C 寬溫工作，在保留 AFEx8201 高精度特性基礎(chǔ)上，新增 HART 通信功能，適配工業(yè)現(xiàn)場遠(yuǎn)程參數(shù)配置與故障上報(bào)需求。

二、核心特性

（一）高精度與低功耗基礎(chǔ)性能

• DAC 性能 ：輸出范圍固定為 02.5V，AFE882H1（16 位）積分非線性（INL）最大 4LSB，總未調(diào)整誤差（TUE）最大 0.07% FSR（-40125°C）；AFE782H1（14 位）微分非線性（DNL）最大 1LSB，支持增益（0.5~1.499985 倍）與偏移（2's 補(bǔ)碼）校準(zhǔn)，確保長期穩(wěn)定性（1000 小時(shí)漂移 ±5ppm FSR）；
• 低功耗運(yùn)行 ：靜態(tài)電流典型值 180μA（PVDD=3.3V，DAC 零碼），HART 調(diào)制解調(diào)器工作電流僅 10μA，適配回路供電場景；
• 寬供電范圍 ：支持 2.75.5V PVDD 供電，內(nèi)部 LDO 自動(dòng)生成 1.8V VDD（需外接 110μF 濾波電容），IOVDD（數(shù)字接口供電）支持 1.71~5.5V，兼容不同電平的 MCU。

（二）HART? 調(diào)制解調(diào)器核心功能

1. 全兼容 HART 物理層
   • 發(fā)送路徑 ：支持 1200Hz（邏輯 1，Mark）/2200Hz（邏輯 0，Space）FSK 信號輸出，發(fā)送幅度可編程（400~800mVpp，MODEM_CFG.TxAMP），分辨率可選 32/128 步 / 周期（MODEM_CFG.TxRES），支持半雙工（默認(rèn)，RTS/CTS 控制收發(fā)切換）與全雙工（內(nèi)部 / 外部短接 MOD_OUT 與 RX_INF，用于自檢）；
   • 接收路徑 ：外部 HART 信號經(jīng) RX_IN（內(nèi)部濾波）或 RX_INF（外部濾波）輸入，集成帶通濾波器與載波檢測（CD）功能，接收靈敏度 80~120mVpp（確保弱信號穩(wěn)定解調(diào)），支持自動(dòng)增益控制；
   • FIFO 緩沖 ：發(fā)送 FIFO（FIFO_U2H）與接收 FIFO（FIFO_H2U）均為 32×9 位（8 位數(shù)據(jù) + 1 位奇偶校驗(yàn)），支持水位閾值告警（如 FIFO_U2H 低于閾值時(shí)觸發(fā) IRQ），避免數(shù)據(jù)溢出 / 空。
2. 靈活通信控制
   • 支持 SPI（最高 12.5MHz）與 UART（9600/1200 波特率）雙接口，可配置為 “SPI 控制 DAC+UART 傳輸 HART 數(shù)據(jù)” 混合模式，兼容離散 HART 架構(gòu)固件復(fù)用；
   • 通信仲裁：通過 RTS 引腳（硬件）或 MODEM_CFG.RTS 位（軟件）請求發(fā)送，CD 引腳檢測總線空閑狀態(tài)（無載波時(shí)才允許發(fā)送），防止總線沖突。

（三）增強(qiáng)型診斷與功能安全設(shè)計(jì)

1. 多維度故障監(jiān)測
   • 診斷 ADC ：12 位 3.84kSPS SAR ADC，可監(jiān)測 2 路外部輸入（AIN0/AIN1，02.5V 量程）及 8 路內(nèi)部節(jié)點(diǎn)（PVDD、VDD、VOUT、溫度傳感器等），支持超限告警與故障定位，溫度測量精度 ±5°C（-40125°C）；
   • 基礎(chǔ)故障防護(hù) ：保留 CRC 幀校驗(yàn)（SPI 默認(rèn)啟用，多項(xiàng)式x8**+x2**+ x + 1 ）、窗口看門狗定時(shí)器（WDT，53ms~5.12s 超時(shí)）、基準(zhǔn)電壓異常（±5%）、溫度超限（85°C 警告 / 130°C 錯(cuò)誤）檢測，新增 HART 鏈路監(jiān)測（ADC 間接監(jiān)測 MOD_OUT 電壓）；
   • 存儲器自測試（MBIST） ：校驗(yàn) HART FIFO SRAM 完整性，測試結(jié)果通過 GEN_STATUS.MBIST_DONE/MBIST_FAIL 上報(bào)。
2. 可編程告警響應(yīng)
   • 支持 4 級告警動(dòng)作：無動(dòng)作、DAC 進(jìn)入 CLEAR 狀態(tài)、VOUT 輸出告警電壓（0.3V/2.5V，由 ALMV_POL 控制）、VOUT 高阻，優(yōu)先級從低到高；
   • ALARM 引腳（開漏輸出）同步上報(bào)故障，可通過 ALARM_STATUS_MASK 寄存器屏蔽無關(guān)告警，避免誤觸發(fā)。

（四）穩(wěn)定的基準(zhǔn)與時(shí)鐘

• 內(nèi)部基準(zhǔn) ：1.25V 高精度帶隙基準(zhǔn)，溫度系數(shù)最大 10ppm/°C（-40125°C），輸出噪聲 0.110Hz 帶寬內(nèi) 7.5μVpp，支持 2.5mA sourcing/0.3mA sinking 電流，需外接 70~130nF C0G 電容保證穩(wěn)定；
• 內(nèi)部振蕩器 ：1.2288MHz 精準(zhǔn)振蕩器，室溫誤差 < 0.5%，300μs 內(nèi)達(dá)到 < 1% 誤差穩(wěn)定，為 ADC 轉(zhuǎn)換、HART 調(diào)制解調(diào)提供時(shí)序基準(zhǔn)，支持 CLK_OUT 引腳輸出（可配置分頻）。

三、器件信息與電氣規(guī)格

（一）型號差異與封裝

（二）熱學(xué)特性（24 引腳 UQFN）

（三）核心電氣參數(shù)（TA=-40~125°C，PVDD=3.3V，VREF=1.25V）

四、功能模塊詳解

（一）HART? 調(diào)制解調(diào)器模塊

1. 架構(gòu)與工作模式
   • 發(fā)送路徑 ：數(shù)據(jù)經(jīng) SPI/UART 寫入發(fā)送 FIFO（FIFO_U2H），調(diào)制器通過查找表（LUT）生成 32/128 步正弦波，實(shí)現(xiàn) 1200Hz/2200Hz FSK 輸出，支持輸出幅度（400~800mVpp）與分辨率可編程；
   • 接收路徑 ：外部 HART 信號經(jīng) RX_IN（內(nèi)部濾波）或 RX_INF（外部濾波）輸入，解調(diào)后存入接收 FIFO（FIFO_H2U），載波檢測（CD）引腳高電平表示檢測到有效載波，支持自動(dòng)增益控制；
   • 雙工模式 ：默認(rèn)半雙工（RTS 低電平使能調(diào)制器、禁用解調(diào)器；RTS 高電平相反），支持內(nèi)部全雙工（MOD_OUT 與 RX_INF 內(nèi)部短接，自檢）與外部全雙工（外部短接，系統(tǒng)測試）。
2. FIFO 與通信控制
   • 發(fā)送 FIFO（FIFO_U2H）與接收 FIFO（FIFO_H2U）均為 32×9 位，支持水位閾值告警（FIFO_CFG.U2H_LEVEL_SET/H2U_LEVEL_SET），F(xiàn)IFO_U2H 低于閾值或 FIFO_H2U 高于閾值時(shí)觸發(fā) IRQ；
   • 通信仲裁：RTS 請求發(fā)送后，需等待 CD 引腳低電平（總線空閑）與 MODEM_STATUS.CTS_ASSERT=1（允許發(fā)送），避免總線沖突；HART 數(shù)據(jù)傳輸速率固定 1200 波特率，與 UART 波特率同步。

（二）DAC 核心模塊

1. 架構(gòu)與輸出特性
   • 采用電阻串架構(gòu) + 輸出緩沖器，輸出阻抗典型值 10mΩ，支持 1mA sourcing/sinking 電流，短路保護(hù)閾值 5mA（短路到 GND/VDD），可驅(qū)動(dòng) 10kΩ 電阻負(fù)載與 100pF 電容負(fù)載無振蕩；
   • 傳輸函數(shù)：VOUT**=(DAC**_COD E ×2.5V**)**/2N（N=16/14，DAC_CODE 范圍 0~2^N-1），支持增益（DAC_GAIN 寄存器）與偏移（DAC_OFFSET 寄存器）校準(zhǔn)，校準(zhǔn)后需更新 DAC_DATA 使配置生效。
2. 可編程壓擺率控制
   • 支持線性（默認(rèn)）與正弦壓擺模式（DAC_CFG.SR_MODE=1），壓擺步長（1128 碼，DAC_CFG.SR_STEP）與時(shí)鐘速率（2400Hz307.2kHz，DAC_CFG.SR_CLK）可調(diào)，壓擺時(shí)間計(jì)算公式：Sle**w****Tim e =Slew** Step×SlewClockRateDeltaCode** Change**?；
   • CLEAR 狀態(tài)：可通過寄存器（DAC_CFG.CLR）、告警觸發(fā)或引腳（SDI/UBM 模式）快速將 DAC 輸出切換至 DAC_CLR_CODE 預(yù)設(shè)值，支持故障下的安全輸出（如 3.375mA/21.75mA 故障電流）。

（三）ADC 診斷模塊

1. 工作模式與通道配置
   • 支持直接模式（單次觸發(fā)轉(zhuǎn)換）與自動(dòng)模式（連續(xù)循環(huán)轉(zhuǎn)換），通過 ADC_INDEX_CFG 配置轉(zhuǎn)換序列（如 OFFSET→AIN0→溫度→VREF→VOUT），默認(rèn)轉(zhuǎn)換所有 8 路內(nèi)部節(jié)點(diǎn) + 2 路外部輸入；
   • 外部輸入（AIN0/AIN1）量程可通過 ADC_CFG.AIN_RANGE 配置為 01.25V 或 02.5V，轉(zhuǎn)換速率（AIN0/AIN1）支持 3840Hz/2560Hz/1280Hz/640Hz 四檔可調(diào)，內(nèi)部節(jié)點(diǎn)固定 2560Hz 轉(zhuǎn)換速率。
2. 故障檢測與校準(zhǔn)
   • 偏移校準(zhǔn)：通過 OFFSET 通道（采樣 VREF/2）測量 ADC 偏移，結(jié)果以 2's 補(bǔ)碼存儲于 ADC_OFFSET 寄存器，默認(rèn)自動(dòng)補(bǔ)償，可通過 ADC_BYP.OFST_BYP_EN bypass；
   • 超限告警：支持 AIN0/AIN1 / 溫度的高低閾值配置（8 位閾值 + 4 位固定 LSB），故障觸發(fā)需連續(xù) N 次超限（N=ADC_CFG.FLT_CNT+1，18 次），支持 0127LSB hysteresis，避免抖動(dòng)誤告警。

（四）通信接口與控制

1. 多接口靈活配置
   • SPI 模式 ：4 線接口（CS、SCLK、SDI、SDO），時(shí)鐘最高 12.5MHz，支持 Mode1（CPOL=0, CPHA=1）與 Mode2（CPOL=1, CPHA=0），默認(rèn)啟用 CRC-8 校驗(yàn)，SDO 默認(rèn)高阻（需 CONFIG.DSDO=0 啟用讀回）；
   • UBM 模式 ：UART Break 模式，9600 波特率（8 數(shù)據(jù)位 + 1 奇校驗(yàn) + 1 停止位），通過 Break 字符觸發(fā)寄存器訪問，HART 數(shù)據(jù)與 UBM 命令可交織傳輸；
   • SPI+UART 混合模式 ：SPI 配置 DAC/ADC，UART 傳輸 HART 數(shù)據(jù)，兼容離散 HART 架構(gòu)固件，減少開發(fā)成本。
2. 中斷與狀態(tài)監(jiān)測
   • 新增 MODEM_STATUS 寄存器，記錄 HART 通信狀態(tài)（CD_ASSERT、FIFO_LEVEL_FLAG、GAP_ERR 等），支持 IRQ 引腳（可配置為 UARTOUT 或 SDO）上報(bào)，減少 CPU 輪詢開銷；
   • 支持寄存器自測試（RBIST）與存儲器自測試（MBIST），分別校驗(yàn)配置寄存器與 FIFO SRAM 完整性，結(jié)果通過 GEN_STATUS 上報(bào)。

五、典型應(yīng)用場景

（一）HART?-enabled 4mA~20mA 變送器

• 應(yīng)用架構(gòu) ：AFEx82H1 輸出 0~2.5V，經(jīng) OPA333 運(yùn)算放大器與 NPN 三極管組成電壓 - 電流轉(zhuǎn)換器，將 0.4V/2.0V 轉(zhuǎn)換為 4mA/20mA 電流；HART 信號通過 MOD_OUT 串聯(lián) 1000pF 電容與 499kΩ 電阻耦合至電流回路，實(shí)現(xiàn)遠(yuǎn)程參數(shù)配置（如量程校準(zhǔn)）與故障上報(bào)；
• 關(guān)鍵器件 ：采用 TPS7A0533 作為 LDO（提供 3.3V 電源），ISO7021 實(shí)現(xiàn)數(shù)字信號隔離，TVS 管（36V 雙向）防護(hù) ESD 與電壓瞬變，確?；芈贩€(wěn)定；
• 通信流程 ：主機(jī)通過 HART 協(xié)議發(fā)送命令（如讀取溫度），AFEx82H1 接收后存入 FIFO_H2U，MCU 讀取 FIFO 數(shù)據(jù)并執(zhí)行操作（如修改 DAC 輸出），結(jié)果通過 FIFO_U2H 回傳主機(jī)。

（二）工業(yè)傳感器遠(yuǎn)程監(jiān)測

• 壓力 / 溫度變送器 ：傳感器信號經(jīng)放大后送入 MCU，MCU 通過 SPI 配置 AFEx82H1 的 DAC 輸出對應(yīng)電流；HART 模塊支持遠(yuǎn)程讀取實(shí)時(shí)數(shù)據(jù)（如壓力值）、修改采樣率、校準(zhǔn)零點(diǎn) / 量程，減少現(xiàn)場維護(hù)成本；
• 故障診斷 ：ADC 監(jiān)測 PVDD、VREF、VOUT 等節(jié)點(diǎn)，若發(fā)現(xiàn)異常（如 VREF 超差），觸發(fā) DAC 進(jìn)入 CLEAR 狀態(tài)，輸出 3.375mA（故障低）或 21.75mA（故障高），同時(shí)通過 HART 上報(bào)故障類型（如 “VREF 故障”）。

六、設(shè)計(jì)指南

（一）HART 通信電路設(shè)計(jì)

1. 硬件連接
   • 發(fā)送端 ：MOD_OUT 引腳串聯(lián) 1000pF 電容（DC 阻斷）與 499kΩ 電阻（限流），耦合至電流回路，確保 HART 信號幅度 1mApp（符合 HART 標(biāo)準(zhǔn)）；
   • 接收端 ：RX_IN 引腳串聯(lián) 1kΩ 電阻（限流）與 2.2μF 電容（DC 阻斷），RX_INF 引腳并聯(lián) 680pF 電容（濾波），若使用外部濾波，需將 MODEM_CFG.RX_EXTFILT_EN 置 1；
   • 隔離設(shè)計(jì) ：HART 信號與數(shù)字信號需隔離（如使用 ISO7021），避免地環(huán)路干擾，建議采用光耦或容性隔離器。
2. 軟件配置流程
   1. 初始化 SPI：禁用 UART（CONFIG.UART_DIS=1），啟用 SDO（CONFIG.DSDO=0），配置 IRQ 引腳（CONFIG.IRQ_PIN_EN=1）；
   2. 配置 HART：設(shè)置 MODEM_CFG.HART_EN=1（啟用 HART），配置發(fā)送幅度（MODEM_CFG.TxAMP=4h，500mVpp）與分辨率（MODEM_CFG.TxRES=0，32 步 / 周期）；
   3. 配置 FIFO：設(shè)置 FIFO 水位閾值（如 FIFO_CFG.U2H_LEVEL_SET=8h），啟用 FIFO 告警（MODEM_STATUS_MASK.FIFO_U2H_LEVEL_FLAG=0）；
   4. 發(fā)送數(shù)據(jù)：寫入 FIFO_U2H_WR 寄存器，斷言 RTS（MODEM_CFG.RTS=1），等待 CTS_ASSERT 后開始發(fā)送，發(fā)送完成后釋放 RTS。

（二）電源與 PCB 布局

1. 電源設(shè)計(jì)
   • PVDD 引腳旁并聯(lián) 100nF 陶瓷電容（X7R 材質(zhì)）+10μF 鉭電容，VDD 引腳并聯(lián) 1~10μF 電容（LDO 濾波），VREFIO 引腳并聯(lián) 100nF C0G 電容（基準(zhǔn)濾波）；
   • 低壓模式（PVDD=1.8V）下，需將 PVDD 與 VDD 短接，確保內(nèi)核供電穩(wěn)定；高壓模式（PVDD≥2.7V）下，VDD 由內(nèi)部 LDO 供電，無需外部電源。
2. PCB 布局要點(diǎn)
   • HART 信號隔離 ：MOD_OUT、RX_IN、RX_INF 引腳遠(yuǎn)離數(shù)字信號（如 SPI）與電源噪聲源，布線長度≤10cm，避免信號衰減；
   • 地平面設(shè)計(jì) ：采用獨(dú)立模擬地（AGND）與數(shù)字地（DGND），單點(diǎn)連接至 PVDD 地，熱焊盤（UQFN 底部）必須連接 AGND，增強(qiáng)散熱；
   • ESD 防護(hù) ：RX_IN、MOD_OUT 引腳外接 TVS 管（3.3V 雙向），抵御靜電與電壓瞬變，符合 EN 61326-1 標(biāo)準(zhǔn)。

七、器件與文檔支持

（一）訂購信息

（二）技術(shù)支持

• 參考設(shè)計(jì)：提供 HART-enabled 4mA~20mA 變送器參考設(shè)計(jì)（如搭配 OPA333、TPS7A0533），包含原理圖、PCB 布局、BOM；
• 評估板：AFE882H1EVM 支持 HART 通信測試，配套 TI ControlSUITE 軟件配置寄存器與 HART 協(xié)議棧；
• 文檔資源：可通過 TI 官網(wǎng)獲取 HART 協(xié)議指南（如《HART Physical Layer Implementation Guide》）、E2E 論壇技術(shù)支持。