工藝技術的持續(xù)演進，深刻塑造了當今的半導體產(chǎn)業(yè)。從早期的平面晶體管到鰭式場效應晶體管（FinFET），再到最新的全環(huán)繞柵極（GAA）架構，每一代新工藝節(jié)點都為顯著改善功耗、性能和芯片面積（PPA）創(chuàng)造了機會。

這種不懈的創(chuàng)新推動著公司將芯片設計遷移到更新的工藝節(jié)點，不僅是為了利用器件物理學方面的最新進展，也是為了響應市場對更小、更快、更節(jié)能產(chǎn)品的需求。

然而，工藝節(jié)點遷移并不總是意味著采用最新或最先進的工藝技術。有時，經(jīng)濟方面的考慮（例如成本、良率和供應鏈靈活性）會促使公司將設計移植到幾何尺寸更大的舊工藝節(jié)點。

無論總體目標是什么，將設計遷移到其他工藝技術歷來是一項充滿風險的勞動密集型工作，尤其是對于模擬設計而言。但是，在人工智能（AI）的幫助下，這種情況正在改變。

模擬工藝節(jié)點遷移：緩慢而艱巨

數(shù)字設計的遷移因自動化和可靠的工具流而相對輕松，但模擬工藝節(jié)點遷移長期被視為一項艱巨的挑戰(zhàn)。模擬電路對工藝變化高度敏感，而且模擬電路的版圖通常需要精心手工制作。

將這些設計移植到新工藝節(jié)點遠非簡單地適應新的設計規(guī)則，更需要深入了解器件行為，進行精細的手動調整，甚至在許多情況下，需要徹底重新設計定制結構。

這種高度依賴人工的方式使得模擬遷移既緩慢又耗費資源。工藝技術即便僅有細微改動，也可能對電路性能和良率造成巨大影響，這要求工程師必須具備豐富的工程經(jīng)驗并投入大量時間。

因此，當半導體設計需要適配新工藝節(jié)點時，模擬遷移歷來是一個瓶頸。

人工智能：改變模擬遷移進程

AI正在重寫模擬工藝節(jié)點遷移的規(guī)則。新思科技ASO.ai等先進的AI工具正以超乎想象的方式簡化和加速這一流程：

自動原理圖遷移。AI可分析現(xiàn)有原理圖，并智能地使原理圖適配新工藝節(jié)點，在支持新器件特性的同時保留設計意圖。

基于AI的電路優(yōu)化。機器學習算法可快速探索大量變量，并針對多個目標（如PPA）及特定工藝的約束條件優(yōu)化模擬設計。

版圖智能遷移。AI可解讀并調整復雜的手工制作的模擬版圖，例如帶專有“秘密”結構（如電流鏡中的指形交織）的版圖，以適應新節(jié)點，從而顯著減少人工工作量。

寄生感知優(yōu)化：AI驅動的工具會考慮寄生效應對電路行為的影響，確保設計在工藝遷移后保持魯棒性和高性能。

加速設計收斂：與仿真和驗證工具（如新思科技PrimeSim SPICE和IC Validator）集成后，AI能夠快速迭代并收斂到最優(yōu)解決方案，從而進一步加快設計周期。

實際影響：效率、質量和創(chuàng)新

使用AI工具進行模擬工藝節(jié)點遷移已經(jīng)帶來了切實的益處：

大幅節(jié)省時間。過去需要數(shù)周或數(shù)月才能完成的任務，現(xiàn)在只需幾天甚至幾小時，從而釋放了寶貴的時間和工程資源。

提升質量和一致性。AI有助于實現(xiàn)遷移流程標準化，減少人為失誤和差異，同時確保始終采用最佳實踐。

解鎖新的可能性。AI降低了遷移門檻，使得將模擬設計移植到更先進工藝節(jié)點具備可行性，甚至移植到幾何尺寸更大的工藝節(jié)點以滿足成本敏感型應用的需求，從而擴大了產(chǎn)品范圍和可服務的市場。

增強IP團隊的能力。我們自己的IP團隊依靠AI驅動的工具，在多種代工工藝之間遷移并優(yōu)化新思科技模擬IP，從而能夠快速響應客戶需求和市場變化。

數(shù)字工藝節(jié)點遷移：AI亦可賦能

數(shù)字工藝節(jié)點遷移，通常需要重新完成從RTL到GDS II的全流程，同樣因為AI而發(fā)生深刻變革。數(shù)字流程長期受益于自動化技術，但現(xiàn)代芯片日益增長的復雜性和激進的PPA目標不斷挑戰(zhàn)傳統(tǒng)工具和方法的極限。

新思科技DSO.ai等AI驅動的解決方案通過在流程的每一階段引入智能自動化和優(yōu)化，將數(shù)字工藝節(jié)點遷移提升到新的高度：

PPA自動優(yōu)化：AI算法可快速探索廣闊的解空間，自動調整設計參數(shù)以實現(xiàn)理想的PPA結果。其中包括調整布局、布線和時鐘樹綜合策略，免去了以前需要的大量人工干預和迭代微調。

加快設計收斂：通過學習以前的項目并利用大型數(shù)據(jù)集，AI工具可以預測和解決流程中的常見瓶頸，例如時序收斂和擁塞問題，從而加速收斂并減少高成本設計迭代的次數(shù)。

無縫IP集成：集成新的或更新的IP塊是數(shù)字工藝節(jié)點遷移的一個關鍵環(huán)節(jié)，我們提供針對最新節(jié)點優(yōu)化的各類IP解決方案。AI可智能管理兼容性檢查、接口調整和性能驗證，從而簡化流程并盡可能降低集成風險。

資源優(yōu)化：AI可動態(tài)分配計算資源，并協(xié)調分布式設計團隊的任務優(yōu)先級，確保工程人才和EDA基礎設施得到高效利用。

設計規(guī)則自適應：隨著工藝節(jié)點越來越先進，設計規(guī)則也變得越來越復雜。AI驅動的工具可自動解讀和應用這些設計規(guī)則，盡可能降低違例風險，并從一開始就確保可制造性。

這些AI驅動的增強功能帶來了顯著且可衡量的優(yōu)勢：

減少周轉時間：數(shù)字設計團隊現(xiàn)在可以更快地過渡到新節(jié)點，滿足緊迫的交付期限，加快新產(chǎn)品的上市。

提高設計質量：AI能夠針對多個目標進行優(yōu)化，并從過去的項目中學習，從而實現(xiàn)更可靠、更高質量的設計，并減少后期意外。

可擴展性：AI使團隊能夠管理不斷增長的片上系統(tǒng)（SoC）設計規(guī)模和復雜性，支持遷移一切資源，從小IP塊到包含數(shù)十億晶體管的大芯片。

在實際應用中，利用AI遷移工具的數(shù)字團隊反映，不僅流片速度更快，而且結果更可預測，同時還能靈活嘗試多種代工工藝或技術選項。

未來由AI驅動

AI正迅速將工藝節(jié)點遷移從令人頭疼的不得已選擇，轉變?yōu)橹伟雽w設計創(chuàng)新的戰(zhàn)略手段，尤其是在模擬領域，帶來的影響最為顯著。AI讓復雜的手動任務得以自動化，使團隊能夠以空前的速度、可靠性和創(chuàng)造力遷移設計。隨著行業(yè)的不斷發(fā)展，AI與人類專業(yè)知識的協(xié)同效應將成為充分挖掘下一代半導體技術潛力的關鍵。