亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA中數(shù)據(jù)延遲方案介紹

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 2025-10-15 10:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一.非阻塞賦值延時(shí)打拍

always@ (posedge clk) begind1<= d;d2?<=?d1;? ? ? ....... ? ? ?dout <=?dn;end

本質(zhì)上就是對(duì)數(shù)據(jù)進(jìn)行多級(jí)寄存器緩存,延遲時(shí)間以clk的一個(gè)周期為單位,消耗的就是寄存器。比較適合延遲固定周期以及延遲周期比較短的情況。

缺點(diǎn):延遲時(shí)間不方便控制,不適合延遲時(shí)間比較長的情況。

二、移位寄存器延時(shí)

reg  [data_width*delay_width-1:00]       data_r=0;always@ (posedgeclk)begin   data_r <= {data_r[data_width*(delay_width-1)-1:0],data_in};endassign?data_out=data_r[camera_trig_delay_time];

這種方法利用的是移位寄存器的方法,用的是SLICEM資源。SLICEM可以在不使用觸發(fā)器的條件下配置為32位移位寄存器(注意:只能左移)。這樣,每個(gè)LUT可以將串行數(shù)據(jù)延遲1到32個(gè)時(shí)鐘周期。移位輸入D(LUT DI1腳)和移位輸出Q31(LUT MC31腳)可以進(jìn)行級(jí)聯(lián),以形成更大的移位寄存器,達(dá)到更大的延遲效果。這種方法延遲的時(shí)間可配置性也比較高。

缺點(diǎn):占用的資源比較多。尤其當(dāng)延遲的數(shù)量級(jí)較大時(shí),拼接的位移寄器是有個(gè)數(shù)限制的,如下圖則是當(dāng)延遲時(shí)間設(shè)置比較久的時(shí)候vivado報(bào)錯(cuò)的截圖。

c38903ae-a591-11f0-8c8f-92fbcf53809c.png

三、計(jì)數(shù)器實(shí)現(xiàn)任意周期延時(shí)

這種資源消耗率較低,延遲周期也比較靈活。

parameterdelay_per =8'h4;//延時(shí)周期數(shù)regflag;reg[7:0] delay_count; always@(posedgeclkornegedgerst_n)beginif(!rst_n)begin    flag <=?0; ? ? ? ?endelseif(in1)begin? ? ? ? ?flag <=?1; ? ? ? ?endelseif(delay_count == delay_per)begin? ? ? ? ?flag <=?0; ? ? ? ?endendalways?@(posedge?clk?ornegedge?rst_n)?beginif(!rst_n)begin? ? ? ? ?delay_count <=?0; ? ? ? ? out1 <=?0; ? ? ? ?endelseif(delay_count == delay_per && flag ==?1'b1)begin? ? ? ? ?delay_count <=?0; ? ? ? ? out1 <=?1; ? ? ? ?endelseif(flag ==?1'b1)begin? ? ? ? ?delay_count <= delay_count +?1'b1; ? ? ? ? out1 <=?0; ? ? ? ?endelsebegin? ? ? ? ?delay_count <=?0; ? ? ? ? out1 <=?0; ? ?endend

這種實(shí)現(xiàn)方式比較多,這里摘錄了網(wǎng)上的代碼。這種方法下,延遲的時(shí)間必須小于信號(hào)的間隔。因?yàn)槿绻舆t時(shí)間大于了信號(hào)間隔,就會(huì)丟掉信號(hào)。

缺點(diǎn):.延遲時(shí)間必須小于信號(hào)間隔。

四、大容量存儲(chǔ)

對(duì)于比較大時(shí)間的延遲,可以用RAM或者fifo或者DDR這種存儲(chǔ)介質(zhì)進(jìn)行緩存延遲

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22224

    瀏覽量

    628221
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5505

    瀏覽量

    128405
  • 計(jì)數(shù)器
    +關(guān)注

    關(guān)注

    32

    文章

    2304

    瀏覽量

    97351

原文標(biāo)題:FPGA中數(shù)據(jù)延遲方案匯總

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    無線模塊通信中的數(shù)據(jù)延遲

    無線模塊在無線通訊的過程中會(huì)產(chǎn)生延遲接收的情況,造成這一情況的因素并不全是外界因素干擾,無線通訊技術(shù)本身也存在數(shù)據(jù)延遲,下面為大家介紹無線模塊傳輸過程
    發(fā)表于 08-09 09:17

    使用通信中的無線模塊的數(shù)據(jù)延遲

    無線模塊在無線通訊的過程中會(huì)產(chǎn)生延遲接收的情況,造成這一情況的因素并不全是外界因素干擾,無線通訊技術(shù)本身也存在數(shù)據(jù)延遲,下面為大家介紹無線模塊傳輸過程
    發(fā)表于 08-10 09:37

    使用通信中的無線模塊的數(shù)據(jù)延遲

    無線模塊在無線通訊的過程中會(huì)產(chǎn)生延遲接收的情況,造成這一情況的因素并不全是外界因素干擾,無線通訊技術(shù)本身也存在數(shù)據(jù)延遲,下面為大家介紹無線模塊傳輸過程
    發(fā)表于 09-08 11:06

    FPGA使用ddio方式送數(shù)據(jù)給AD9957發(fā)現(xiàn)FPGA數(shù)據(jù)延遲較大

    請(qǐng)教ADI論壇的高手。 現(xiàn)在在調(diào)試一塊板卡,板卡結(jié)構(gòu):FPGA的I/O與AD9957的18根數(shù)據(jù)線相連,AD9957的PDCLK輸出到FPGA的專用時(shí)鐘管腳,作為
    發(fā)表于 10-17 15:26

    如何在FPGA實(shí)現(xiàn)選定信號(hào)的準(zhǔn)確延遲

    等等)中有傳播延遲。因此,這些信號(hào)從另一個(gè)信號(hào)延遲20ns。信號(hào)頻率范圍是由輸入可編程參考時(shí)鐘控制的幾KHz到20MHz。我的問題是:如何在FPGA實(shí)現(xiàn)選定信號(hào)(IOB輸出)的準(zhǔn)確
    發(fā)表于 05-28 12:16

    一種基于FPGA和DSP的高速數(shù)據(jù)采集設(shè)計(jì)方案介紹

    對(duì)數(shù)據(jù)采集與處理系統(tǒng)提出了新的更高的要求,即高速度、高精度和高實(shí)時(shí)性。對(duì)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì),有以下3種方案可供選擇:(1)A/D+DSP方案在傳統(tǒng)的高速信號(hào)處理
    發(fā)表于 07-05 06:41

    PCIE高速傳輸解決方案FPGA技術(shù)XILINX官方XDMA驅(qū)動(dòng)

    數(shù)據(jù)寫到 FPGA 的發(fā)送 FIFO ,速率約為4.5GB/s,該采集卡具備上位機(jī)讀寫 FPGA 用戶寄存器的功能,讀寫接口為 local bus 接口,方便易用。1. 系統(tǒng)結(jié)構(gòu)圖
    發(fā)表于 05-19 08:58

    請(qǐng)問大神FPGA延遲控制用多少個(gè)bit可以達(dá)到輸出給DAC的是2路250M的數(shù)據(jù)

    請(qǐng)問大神,FPGA,ADC輸出4路250M的數(shù)據(jù),每個(gè)數(shù)據(jù)位寬16bit,延遲控制用多少個(gè)bit可以達(dá)到輸出給DAC的是2路250M的
    發(fā)表于 04-23 14:46

    FPGA的多路可控脈沖延遲系統(tǒng)設(shè)計(jì)

    FPGA的多路可控脈沖延遲系統(tǒng)設(shè)計(jì) 采用數(shù)字方法和模擬方法設(shè)計(jì)了一種最大分辨率為0.15 ns級(jí)的多路脈沖延遲系統(tǒng),可以實(shí)現(xiàn)對(duì)連續(xù)脈沖信號(hào)的高分辨
    發(fā)表于 03-29 15:09 ?2915次閱讀
    <b class='flag-5'>FPGA</b>的多路可控脈沖<b class='flag-5'>延遲</b>系統(tǒng)設(shè)計(jì)

    低成本FPGA實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整方案

    FPGA,動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對(duì)時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償,以達(dá)到正確接收的目的。ALTERA的高端FPGA,如STRATIX(r) 系列
    的頭像 發(fā)表于 02-16 17:32 ?1.1w次閱讀
    低成本<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整<b class='flag-5'>方案</b>

    通過高性能FPGA搭建的客制硬體,更大幅縮短往返交易延遲

    在演算法交易領(lǐng)域的最新進(jìn)展是導(dǎo)入一些更低延遲的解決方案,其中最佳的方式是使用FPGA搭建的客制硬體。這些FPGA硬體可說是硬編碼ASIC的極致性能和CPU的靈活度之間的橋梁,提供大量的
    發(fā)表于 08-03 15:09 ?2479次閱讀

    FPGA高速AD采集設(shè)計(jì)的PCB布線解決方案淺析

    FPGA高速AD采集設(shè)計(jì),PCB布線差會(huì)產(chǎn)生干擾。今天小編為大家介紹一些布線解決方案
    發(fā)表于 03-07 14:52 ?7212次閱讀

    Xilinx Vivado I/O延遲約束介紹

    1 I/O延遲約束介紹 要在設(shè)計(jì)精確建模外部時(shí)序,必須為輸入和輸出端口提供時(shí)序信息。Xilinx Vivado集成設(shè)計(jì)環(huán)境(IDE)僅在FPGA邊界內(nèi)識(shí)別時(shí)序,因此必須使用以下命令指
    的頭像 發(fā)表于 11-29 10:01 ?6061次閱讀

    FPGA學(xué)習(xí)-IO延遲的約束方法

    和set_output_delay命令來設(shè)置FPGA范圍外的延遲值。兩者在含義、約束命令等方面有很多地方是相似的,只不過一個(gè)是輸入,一個(gè)是輸出,本文還是分開對(duì)兩者進(jìn)行講述; 輸入延遲 ?set_input_delay命令設(shè)定
    的頭像 發(fā)表于 01-01 11:50 ?4394次閱讀

    集成電源解決方案-Altera FPGA應(yīng)用介紹

    電子發(fā)燒友網(wǎng)站提供《集成電源解決方案-Altera FPGA應(yīng)用介紹.pdf》資料免費(fèi)下載
    發(fā)表于 11-28 09:21 ?0次下載
    集成電源解決<b class='flag-5'>方案</b>-Altera <b class='flag-5'>FPGA</b>應(yīng)用<b class='flag-5'>介紹</b>