今天要介紹的時(shí)序分析基本概念是skew,我們稱為偏差。由于時(shí)鐘到每個(gè)寄存器的路徑延遲不一樣,造成信號到達(dá)clock pin的時(shí)間也不一樣,我們把時(shí)鐘信號到達(dá)不同寄存器的時(shí)間偏差稱為skew。一直以來,Skew都是衡量時(shí)鐘樹性能的重要參數(shù),傳統(tǒng)CTS的目的就是為了減小skew。
Skew的類型分為很多種,根據(jù)clock和data path的方向,skew可以分為positive skew和negative skew。如下圖所示:
	
對于positive skew,clock和data path在相同方向上。反之對negative skew來說,clock和data path在相反方向上。那它們對我們的design有什么影響呢?我們來看一下setup和hold的計(jì)算公式:
	
我們可以得到以下結(jié)果,
對于positive skew來說,它可以減少T的時(shí)間,相當(dāng)于提升芯片的performace。但是它的hold時(shí)間會變得更加難以滿足
對于negative skew來說,它的hold時(shí)間更加容易滿足,取而代之的是,它會降低芯片的性能。
還有另外一種skew的分類方法,是我們更為常見的,根據(jù)時(shí)鐘域以及路徑關(guān)系,skew可以分為global skew,local skew,interclock skew。
Global skew是指,同一時(shí)鐘域,任意兩個(gè)路徑的最大skew 。如下圖所示,注意是任意兩條路徑,不管是不是timing path,都會算作gloabl skew計(jì)算的對象。CTS時(shí),工具更關(guān)注的是global skew, 會盡可能地將global skew做小。
	
Local skew是指,同一時(shí)鐘域,任意兩個(gè)有邏輯關(guān)聯(lián)關(guān)系的路徑最大skew 。這邊需要注明,必須是存在邏輯關(guān)系的path才會計(jì)算local skew,也就是說必須要是timing path。如下圖所示,我們在分析timing的時(shí)候,更多地是關(guān)注local skew。
	
interClock skew是指,不同時(shí)鐘域之間路徑的最大skew,如下圖所示:
	
另外還有一種比較特使的skew,就是現(xiàn)如今用得較多的useful skew,我們稱為有用偏差。一般來說,skew會惡化timing結(jié)果,但如果合理使用,那skew也可以起到修復(fù)timing的作用,從而提高設(shè)計(jì)的頻率。
如下圖:時(shí)鐘周期為4ns,各時(shí)鐘路徑延遲如下:可以看到有一條路徑的slack為-1ns,說明這條路徑違規(guī)??梢钥吹脚c這條路徑相關(guān)的skew是t3-t2= -1ns。
	
下面我們利用useful skew向前面一個(gè)slack比較充裕的路徑(slack=2ns)借用1ns的時(shí)間,這樣兩條path都meet了時(shí)序要求。如下圖:
	
這就是useful skew的作用,可以向前,或者向后借time來修正violation。
- 
                                寄存器
                                +關(guān)注
關(guān)注
31文章
5522瀏覽量
128510 - 
                                時(shí)序分析
                                +關(guān)注
關(guān)注
2文章
128瀏覽量
24134 - 
                                時(shí)鐘信號
                                +關(guān)注
關(guān)注
4文章
494瀏覽量
29645 
原文標(biāo)題:時(shí)序分析基本概念介紹
文章出處:【微信號:IC_Physical_Design,微信公眾號:數(shù)字后端IC芯片設(shè)計(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
FPGA 高級設(shè)計(jì):時(shí)序分析和收斂
基于Astro工具的ASIC時(shí)序分析
FPGA時(shí)序時(shí)序分析中的基本概念
FPGA時(shí)序時(shí)序分析中的基本概念
時(shí)序約束與時(shí)序分析 ppt教程
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析
時(shí)序分析概念之spice deck介紹
時(shí)序分析基礎(chǔ)
時(shí)序基礎(chǔ)分析
    
時(shí)序分析的靜態(tài)分析基礎(chǔ)教程
    
          
        
        
時(shí)序分析之useful skew的作用分析
                
 
    
    
           
            
            
                
            
評論