近日，IDAS 2025（第三屆設(shè)計(jì)自動(dòng)化產(chǎn)業(yè)峰會(huì)）上，“中國(guó)芯”第二屆EDA專(zhuān)項(xiàng)獎(jiǎng)?lì)C獎(jiǎng)儀式隆重舉行。

作為國(guó)內(nèi)首家EDA上市公司，關(guān)鍵核心技術(shù)具備國(guó)際市場(chǎng)競(jìng)爭(zhēng)力的EDA領(lǐng)軍企業(yè)，概倫電子“目標(biāo)驅(qū)動(dòng)模型提取自動(dòng)化平臺(tái)SDEP”榮獲第二屆“中國(guó)芯”EDA專(zhuān)項(xiàng)“技術(shù)創(chuàng)新獎(jiǎng)”；“高西格碼良率分析解決方案NanoYield”榮獲“產(chǎn)品革新獎(jiǎng)”，充分彰顯了公司卓越的技術(shù)創(chuàng)新力和廣泛的行業(yè)影響力。

在先進(jìn)工藝節(jié)點(diǎn)下，晶體管尺寸即將達(dá)到物理極限，復(fù)雜的物理效應(yīng)使得納米級(jí)晶體管的精確建模與超大規(guī)模的快速電路設(shè)計(jì)面臨嚴(yán)峻挑戰(zhàn)。設(shè)計(jì)人員需借助半導(dǎo)體器件模型銜接先進(jìn)工藝與電路設(shè)計(jì)，以實(shí)現(xiàn)高性能和高可靠性的電路設(shè)計(jì)和仿真驗(yàn)證，以滿足AI時(shí)代的高性能計(jì)算和各類(lèi)端側(cè)應(yīng)用的高端芯片設(shè)計(jì)需求。

為解決“模型研發(fā)周期長(zhǎng)”和“專(zhuān)家經(jīng)驗(yàn)斷層”等產(chǎn)業(yè)痛點(diǎn)，概倫電子成功研發(fā)出國(guó)際首款全自主可控的SPICE模型提取自動(dòng)化平臺(tái)SDEP。該平臺(tái)集成了概倫自主研發(fā)的知識(shí)化建模引擎與智能化優(yōu)化算法，支持用戶構(gòu)建適應(yīng)不同工藝和應(yīng)用的自動(dòng)化流程。SDEP目前已被多家國(guó)際領(lǐng)先的代工廠和IDM所采用，幫助模型工程師顯著縮短SPICE模型開(kāi)發(fā)時(shí)間，加快工藝平臺(tái)開(kāi)發(fā)效率，使得先進(jìn)工藝節(jié)點(diǎn)下的DTCO(設(shè)計(jì)-工藝協(xié)同優(yōu)化)的快速迭代成為可能。

SDEP內(nèi)置建模知識(shí)系統(tǒng)，可系統(tǒng)性傳承和迭代器件模型參數(shù)提取的能力和經(jīng)驗(yàn)，助力企業(yè)構(gòu)建可持續(xù)的知識(shí)體系。平臺(tái)提供靈活的可視化界面與流程定制功能，支持工程師高效完成常規(guī)任務(wù)與創(chuàng)新方法驗(yàn)證，全面提升建模效率與質(zhì)量，為先進(jìn)工藝研發(fā)提供強(qiáng)大工具支撐。

同時(shí)，SDEP配備了功能強(qiáng)大、內(nèi)容豐富的API，如模型數(shù)據(jù)分析、模型參數(shù)提取和模型質(zhì)量檢查等功能，內(nèi)置并行SPICE作為核心仿真引擎，支持多種先進(jìn)優(yōu)化算法、參數(shù)過(guò)濾、模型驗(yàn)證和收斂控制等能力。模型專(zhuān)家可借助強(qiáng)大而靈活的各功能模塊，根據(jù)建模經(jīng)驗(yàn)逐步定制模型參數(shù)提取流程進(jìn)而建立一整套全自動(dòng)建模流程解決方案，有助于用戶更深入地理解模型、積累建模專(zhuān)業(yè)知識(shí)和培訓(xùn)建模人才。此外，作為DTCO中的關(guān)鍵環(huán)節(jié)，SDEP有效加速了DTCO流程的迭代。

在先進(jìn)工藝節(jié)點(diǎn)下，各類(lèi)工藝的隨機(jī)擾動(dòng)使得芯片設(shè)計(jì)人員的設(shè)計(jì)裕量大幅度降低，高端芯片面臨性能和良率優(yōu)化的巨大挑戰(zhàn)。良率導(dǎo)向設(shè)計(jì)（DFY）是對(duì)芯片在流片前采用先進(jìn)的統(tǒng)計(jì)仿真工具進(jìn)行良率分析和優(yōu)化，確保芯片產(chǎn)品的可靠性、良率和市場(chǎng)競(jìng)爭(zhēng)力?，F(xiàn)代高端芯片如CPU、GPU、AI芯片和各類(lèi)存儲(chǔ)芯片等，往往包括大量的重復(fù)單元，如數(shù)以億計(jì)的數(shù)字單元庫(kù)、存儲(chǔ)單元、控制單元等，在先進(jìn)工藝下，晶體管或寄生器件的特性由于工藝的隨機(jī)擾動(dòng)造成其中個(gè)別單元失效，這會(huì)極大影響整個(gè)芯片的可靠性和良率，其中單元的失效率將會(huì)達(dá)到高達(dá)6 sigma甚至更高。如采用常規(guī)的仿真手段，將需要以月為單位的仿真時(shí)間而變得不可行。

為應(yīng)對(duì)上述良率分析與優(yōu)化挑戰(zhàn)，概倫電子推出一站式良率導(dǎo)向設(shè)計(jì)平臺(tái) NanoYield。該平臺(tái)集成先進(jìn)的統(tǒng)計(jì)模型與高效High-Sigma分析算法，結(jié)合并行加速架構(gòu)，在保證精度的同時(shí)大幅提升仿真效率，可廣泛用于存儲(chǔ)器單元及陣列、模擬與數(shù)字電路的良率預(yù)測(cè)與優(yōu)化、代工廠及IDM公司的SRAM良率提升，以及需要大量工藝角仿真的電路設(shè)計(jì)場(chǎng)景。NanoYield目前已被多家國(guó)際領(lǐng)先的存儲(chǔ)芯片、代工廠和設(shè)計(jì)公司所采用，加快產(chǎn)品上市的開(kāi)發(fā)效率，確保存儲(chǔ)顆粒、手機(jī)處理器等大規(guī)模量產(chǎn)芯片的經(jīng)濟(jì)可行，系統(tǒng)性規(guī)避由流片失敗導(dǎo)致高昂的人力、時(shí)間和生產(chǎn)成本，成為先進(jìn)工藝平臺(tái)研發(fā)、高端SoC芯片良率分析的必備工具。

此次SDEP和NanoYield榮獲兩項(xiàng)重磅殊榮，充分體現(xiàn)了業(yè)界專(zhuān)家評(píng)審及行業(yè)對(duì)概倫電子核心技術(shù)及創(chuàng)新實(shí)力的高度認(rèn)可。未來(lái)，概倫電子將持續(xù)深耕DTCO方法學(xué)，重點(diǎn)突破設(shè)計(jì)和制造領(lǐng)域的關(guān)鍵EDA技術(shù)，打造應(yīng)用驅(qū)動(dòng)的EDA全流程解決方案，為提升我國(guó)集成電路行業(yè)核心競(jìng)爭(zhēng)力貢獻(xiàn)堅(jiān)實(shí)力量。

關(guān)于“中國(guó)芯”EDA專(zhuān)項(xiàng)獎(jiǎng)

“中國(guó)芯”優(yōu)秀產(chǎn)品征集活動(dòng)由中國(guó)電子信息產(chǎn)業(yè)發(fā)展研究院主辦，秉承“以用立業(yè)、以用興業(yè)”的發(fā)展思路，設(shè)立EDA專(zhuān)項(xiàng)獎(jiǎng)，旨在更好促進(jìn)EDA及半導(dǎo)體產(chǎn)業(yè)的建設(shè)與發(fā)展，構(gòu)筑電子設(shè)計(jì)自動(dòng)化及半導(dǎo)體產(chǎn)業(yè)健康可持續(xù)的新生態(tài)?；顒?dòng)面向國(guó)內(nèi)EDA、以及使用國(guó)內(nèi)EDA研發(fā)的產(chǎn)品，遴選出技術(shù)創(chuàng)新性好、性能領(lǐng)先、市場(chǎng)表現(xiàn)突出的產(chǎn)品，以及為EDA根技術(shù)及產(chǎn)業(yè)生態(tài)作出貢獻(xiàn)的企業(yè)。