電子發(fā)燒友網(wǎng)綜合報道，近日，PCI-SIG宣布PCI Express 8.0規(guī)范的Version 0.3 版本已獲得工作組批準(zhǔn)，現(xiàn)已向PCI-SIG 會員開放。這標(biāo)志著PCIe 8.0 規(guī)范完成了第一版審查草案，該規(guī)范正按照2028年正式推出的預(yù)設(shè)開發(fā)進程推進。按照 PCIe 規(guī)范此前的開發(fā)慣例，PCIe 8.0 此后還將經(jīng)歷 Version 0.5 / 0.7 / 0.9 等階段方能走到最終的 1.0 版本。

PCI Express 8.0 規(guī)范開發(fā)計劃于今年8月公布，該標(biāo)準(zhǔn)將繼續(xù)采用PAM4脈沖幅度調(diào)制信號技術(shù)，并在PCIe 7.0的基礎(chǔ)上實現(xiàn)傳輸速率翻倍，達到每通道256GT/s。在×16 配置下雙向傳輸帶寬可達 1TB/s，旨在滿足未來高性能計算、AI對高速互聯(lián)的需求。

PCIe規(guī)范自2001年正式發(fā)布以來，經(jīng)歷了多個版本的演進，始終圍繞 “更高帶寬、更低延遲、更強擴展性” 展開。

2017年P(guān)CIe 4.0推出，速率為 16GT/s。它實現(xiàn)了每通道 PHY 集成，功耗降低 30%，廣泛應(yīng)用于 NVMe SSD、AI 加速卡等。2019 年P(guān)CIe 5.0發(fā)布，速度提升到 32GT/s。此版本引入了前向糾錯（FEC）、FLIT 調(diào)度算法等技術(shù)，支持 CXL（Compute Express Link）協(xié)議落地，可用于高性能計算、AI 訓(xùn)練集群等場景。

PCI-SIG組織于2022年1月發(fā)布PCIe 6.0標(biāo)準(zhǔn)。其雙向帶寬達256 GB/s（x16通道），較PCIe 5.0實現(xiàn)翻倍，同時采用四級PAM4信號調(diào)制與輕量級前向糾錯技術(shù)，有效提升傳輸速率至64 GT/s并降低誤碼率 。該標(biāo)準(zhǔn)引入固定尺寸FLIT流量控制單元，支持動態(tài)帶寬調(diào)節(jié)與完整數(shù)據(jù)加密功能，兼具高效傳輸與物理安全性，且向下兼容前代協(xié)議 。

核心技術(shù)革新包括通過PAM4信號調(diào)制實現(xiàn)單位間隔傳輸4級信號；采用1b1b編碼及新型FLIT協(xié)議提升鏈路利用率；運用循環(huán)冗余校驗與格雷編碼增強可靠性 。電源管理方面引入L0p動態(tài)狀態(tài)調(diào)節(jié)功能，可降低非活動通道功耗并優(yōu)化能效比。PCIe 6.0 SSD主控預(yù)計在2028年開始量產(chǎn)，部分企業(yè)已推出基于PCIe 6.0的測試產(chǎn)品或主控芯片。

PCIe 7.0規(guī)范于2025年6月12日由PCI-SIG正式發(fā)布，最高傳輸速率達128GT/s，為下一代AI、機器學(xué)習(xí)、800以太網(wǎng)、云計算和量子計算等數(shù)據(jù)驅(qū)動型應(yīng)用提供了強大的支持。PCIe 7.0規(guī)范的主要特點包括：提供128.0GT/s的原始比特率，通過x16配置可實現(xiàn)高達512GB/s的雙向帶寬。采用PAM4（4級脈沖幅度調(diào)制）信號和基于Flit的編碼技術(shù)。提高了能效比。與以往的PCIe技術(shù)保持向后兼容性。預(yù)計2027年完成預(yù)測試，2028年發(fā)布首批集成商名單。

市場進程方面，據(jù)CFM閃存市場數(shù)據(jù)統(tǒng)計，PCIe 4.0在2023年已占據(jù)消費級SSD市場55%的出貨量，2025年將攀升至71%，持續(xù)鞏固主流地位。另外，有數(shù)據(jù)顯示，企業(yè)級SSD需求擴張，PCIe 5.0 SSD的高效能需求將進一步推升產(chǎn)業(yè)成長。2025年企業(yè)級SSD市場將年增15%，PCIe 5.0 SSD滲透率將從2024年的9%提升至2026年的61%。根據(jù) IDC 測算，2025 年 PCIe 5.0 在數(shù)據(jù)中心市場的滲透率預(yù)計將達到 78%。隨著 AI 技術(shù)發(fā)展，數(shù)據(jù)中心對高速數(shù)據(jù)傳輸和存儲需求大增，PCIe 5.0 因高帶寬、低延遲等特性，正逐漸成為數(shù)據(jù)中心的主流選擇。