Texas Instruments CD74HC73/CD74HCT73雙路J-K觸發(fā)器采用硅柵極CMOS技術，實現(xiàn)與LSTTL零件相當的工作速度。這些器件具有低功耗標準CMOS集成電路，以及驅動10個LSTTL負載的能力。

數據手冊：*附件：Texas Instruments CD74HC73，CD74HCT73雙路J-K觸發(fā)器數據手冊.pdf

Texas Instruments CD74HC73/CD74HCT73觸發(fā)器具有獨立的 J、K、復位和時鐘輸入以及Q和Q輸出。這些器件在時鐘脈沖的負向轉換中更改狀態(tài)。R復位通過低電平輸入異步完成。該器件在功能上與HC/HCT107相同，但在端子分配和某些參數極限值方面有所不同。HCT邏輯系列與標準LS邏輯系列功能和引腳兼容。

特性

• 時鐘輸入上的遲滯，可提高抗噪性并延長輸入上升和下降時間
• 異步復位
• 互補輸出
• 緩沖輸入
• 典型fMAX =60MHz（VCC =5V、CL =15pF、TA =25°C時）
• 扇出（超溫范圍）
  • 標準輸出：10個LSTTL負載
  • 總線驅動器輸出：15個LSTTL負載
• 寬工作溫度范圍： –55°C至125°C
• 平衡傳播延遲和轉換時間
• 與LSTTL邏輯IC相比，顯著降低了功耗
• HC類型
  • 2 V 至 6 V 操作
  • 高抗噪性：VCC =5V時，NIL =30%，NIH =VCC 的30%
• HCT類型
  • 4.5 V 至 5.5 V 操作
  • 直接LSTTL輸入邏輯兼容性，VIL =0.8V（最大值），VIH =2V（最小值）
  • CMOS輸入兼容性，電壓為VOL 、VOH 時，II ≤1μA

功能方框圖

?CD74HC73/CD74HCT73雙路J-K觸發(fā)器技術解析與應用指南?

?1. 器件概述?

Texas Instruments的?CD74HC73?和?CD74HCT73?是采用硅柵CMOS工藝設計的雙路J-K觸發(fā)器，兼具高速操作（等效于LSTTL器件）和低功耗特性。兩款器件均支持?負邊沿觸發(fā)?，并配備?異步復位?功能，適用于噪聲敏感環(huán)境和高負載驅動場景。

• ?HC系列?：工作電壓范圍2V至6V，兼容標準CMOS電平。
• ?HCT系列?：工作電壓4.5V至5.5V，直接兼容LSTTL邏輯電平（如VIL=0.8V max, VIH=2V min）。

?2. 關鍵特性?

?2.1 性能參數?

• ?時鐘抗噪能力?：時鐘輸入內置遲滯功能，提升抗噪性并允許較慢的輸入上升/下降時間（典型值tr/tf=6ns）。
• ?高速操作?：典型fMAX=60MHz（VCC=5V, CL=15pF, TA=25℃）。
• ?驅動能力?：
  • 標準輸出：驅動10個LSTTL負載
  • 總線驅動輸出：支持15個LSTTL負載
• ?寬溫范圍?：-55℃至125℃（軍用級可靠性）。

?2.2 低功耗設計?

相比傳統(tǒng)LSTTL邏輯器件，功耗顯著降低，靜態(tài)電流極低（HCT類型輸入漏電流II≤1μA）。

?3. 功能與工作模式?

?3.1 功能框圖?

器件包含兩個獨立的J-K觸發(fā)器單元，每個單元具有：

• ?J、K輸入?：數據輸入，上升沿鎖存。
• ?CP（時鐘）輸入?：負邊沿觸發(fā)。
• ? 異步復位（R） ?：低電平有效，直接清除輸出（Q=L, Q?=H）。
• ? 互補輸出（Q和Q?） ?：提供反相邏輯信號。

?3.2 真值表?

?4. 電氣規(guī)格與設計建議?

?4.1 電源與布局?

• ?電源去耦?：每個VCC引腳需就近放置0.1μF旁路電容，建議并聯(lián)1μF電容以抑制多頻段噪聲。
• ?未用輸入處理?：必須連接至高電平或低電平，避免浮空導致邏輯狀態(tài)不確定。

?4.2 時序參數?

• ?傳播延遲?：CP到Q的延遲tPLH/tPHL典型值13ns（VCC=5V, CL=15pF）。
• ?建立/保持時間?：J/K信號需在時鐘下降沿前至少16ns穩(wěn)定（HCT系列）。

?5. 封裝與選型?

?6. 典型應用場景?

1. ?時序控制電路?：如分頻器、狀態(tài)機設計。
2. ?噪聲敏感系統(tǒng)?：利用遲滯時鐘輸入抑制工業(yè)環(huán)境干擾。
3. ?多負載驅動?：直接驅動總線或LED陣列。