LMK04100系列精密時鐘調(diào)節(jié)器無需高性能VCXO模塊即可提供抖動清除、時鐘倍增和分配。

當(dāng)連接到恢復(fù)的系統(tǒng)基準(zhǔn)時鐘和VCXO時，該器件可生成5個LVCMOS、LVDS或LVPECL格式的低抖動時鐘。
*附件：lmk04102.pdf

特性

• 級聯(lián) PLLatinum PLL 架構(gòu)
  • PLL1冗余基準(zhǔn)輸入信號丟失
    檢測自動和手動選擇
    基準(zhǔn)時鐘輸入
  • PLL2相位檢測器速率高達(dá)100 MHz輸入
    倍頻器集成VCO
• 輸出
  • LVPECL/2VPECL、LVDS 和
    LVCMOS 格式
  • 支持高達(dá) 1080 MHz 的時鐘速率
  • 五個專用通道分頻器模塊
  • 支持的常見輸出頻率：
    30.72 MHz、61.44 MHz、62.5 MHz、
    74.25 MHz、75 MHz、77.76 MHz、100 MHz、
    106.25 MHz、125 MHz、122.88 MHz、
    150 MHz、155.52 MHz、156.25 MHz、159.375 MHz、
    187.5 MHz、200 MHz、
    212.5 MHz、245.76 MHz、250 MHz、311.04 MHz、
    312.5 MHz、368.64 MHz、
    491.52 MHz、622.08 MHz、625 MHz、983.04 MHz
• MICROWIRE （SPI） 編程接口
• 工業(yè)溫度范圍：–40 至 85 °C
• 3.15 V 至 3.45 V 工作電壓
• 封裝：48 引腳 WQFN（7.0 × 7.0 × 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04100系列（含LMK04100/01/02/10/11/31/33等型號）是德州儀器（TI）推出的精密時鐘調(diào)理芯片，采用級聯(lián)PLL架構(gòu)，專為低抖動時鐘生成、乘法及分配設(shè)計(jì)。核心特點(diǎn)包括：

• ?雙PLL架構(gòu)?：PLL1支持冗余參考輸入（CLKin0/1）和信號丟失檢測，PLL2集成VCO并支持高達(dá)100MHz的相位檢測速率。
• ?多格式輸出?：提供LVPECL/2VPECL、LVDS、LVCMOS格式輸出，頻率覆蓋30.72MHz至983.04MHz。
• ?工業(yè)級性能?：工作溫度-40°C至85°C，3.15V至3.45V供電，48引腳WQFN封裝（7.0×7.0×0.8mm）。

?2. 關(guān)鍵特性?

• ?PLL1?：支持自動/手動參考時鐘切換，電荷泵電流可編程（20μA至400μA），窄帶寬設(shè)計(jì)（10Hz–200Hz）優(yōu)化參考時鐘噪聲抑制。
• ?PLL2?：集成VCO（頻率范圍1185–2160MHz），支持頻率倍增器，寬帶寬（50kHz–200kHz）降低高頻相位噪聲。
• ?輸出配置?：5個獨(dú)立可編程通道，支持分頻（2–510）、同步（SYNC*引腳）及全局使能（GOE引腳）。

?3. 應(yīng)用場景?

• 蜂窩基站（2G/3G/4G）、中繼器
• 高速ADC時鐘、光傳輸網(wǎng)絡(luò)（SONET/SDH）
• 以太網(wǎng)（GbE/10GbE）、光纖通道、廣播視頻（HDTV）

?4. 電氣特性?

• ?抖動性能?：12kHz–20MHz積分RMS抖動低至140fs（LVDS@122.88MHz）。
• ?功耗?：典型值435mA（全輸出使能），支持可編程省電模式。
• ?接口?：MICROWIRE（SPI）編程，支持寄存器配置PLL參數(shù)、輸出格式及分頻比。

?5. 設(shè)計(jì)支持?

• ?環(huán)路濾波器?：PLL2支持集成3/4階濾波器（可編程R/C值），減少外部元件需求。
• ?熱管理?：裸露焊盤（DAP）需連接PCB地平面，θJA=27.4°C/W（建議布局散熱過孔）。
• ?參考設(shè)計(jì)?：提供晶體振蕩器（OSCin）及VCXO連接方案，含環(huán)路濾波器計(jì)算示例。

?6. 文檔結(jié)構(gòu)?

• ?寄存器映射?：詳細(xì)描述32位寄存器配置（如R0–R4控制輸出分頻/使能，R12–R15配置PLL參數(shù)）。
• ?時序圖?：包括uWire編程時序、鎖相檢測信號（LD）輸出選項(xiàng)。
• ?性能曲線?：涵蓋輸出擺幅、噪聲基底與頻率關(guān)系。

?總結(jié)?：LMK04100系列通過級聯(lián)PLL和靈活輸出配置，為高速通信和數(shù)據(jù)處理系統(tǒng)提供高精度、低抖動的時鐘解決方案，適用于嚴(yán)苛環(huán)境下的多頻段、多模式應(yīng)用。